Questões_02_LOGICA_PROGRAMAVEL_NOTA_100

Prévia do material em texto

Questão 1/10 - Lógica Programável
O NIOS II é o processador software core da Altera.
O nome do seu barramento interno que interliga todos os seus componentes é:
Nota: 10.0
	
	A
	Altera Switch Fabric
	
	B
	Quartus Switch Fabric
	
	C
	Avalon Switch Fabric
Você assinalou essa alternativa (C)
Você acertou!
Rota6 – Tema2
	
	D
	Avalon Switch Industry
	
	E
	Altera Switch Industry
Questão 2/10 - Lógica Programável
Sobre geradores de sinais em VHDL:
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) para sua implementação em código sequencial.
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código concorrente.
III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto enquanto o contador não chega em zero.
Está(ão) correta(s) apenas:
Nota: 10.0
	
	A
	I e II
	
	B
	I e III
Você assinalou essa alternativa (B)
Você acertou!
Rota4 – Tema5
	
	C
	II e III
	
	D
	II
	
	E
	III
Questão 3/10 - Lógica Programável
Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior.
Dadas as seguintes sentenças sobre arquivos:
I – As operações com arquivos não são sintetizáveis.
II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE.
III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE.
IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários.
Quanto à veracidade dessas sentenças, marque a alternativa correta:
Nota: 10.0
	
	A
	V, F, V, V
	
	B
	F, V, V, V
	
	C
	F, F, V, V
	
	D
	V, V, F, F
Você assinalou essa alternativa (D)
Você acertou!
Rota5 – Tema3
	
	E
	V, F, F, V
Questão 4/10 - Lógica Programável
É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação.
Para gerar sinais aleatórios como estímulos em região de código sequencial utiliza-se o comando:
Nota: 10.0
	
	A
	UNTIL
	
	B
	WAIT
Você assinalou essa alternativa (B)
Você acertou!
Rota5 – Tema4
	
	C
	AFTER
	
	D
	FOR
	
	E
	WHEN
Questão 5/10 - Lógica Programável
A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código sequencial.
Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu barramento de dados é:
Nota: 10.0
	
	A
	IN
	
	B
	OUT
	
	C
	BIDIR
	
	D
	INOUT
Você assinalou essa alternativa (D)
Você acertou!
Rota5 – Tema2
	
	E
	BUFFER
Questão 6/10 - Lógica Programável
Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6.
A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por:
Nota: 10.0
	
	A
	[Pc-1]
	
	B
	[Pc+1]
	
	C
	[[Pc+1]]
	
	D
	[Pg&0]
Você assinalou essa alternativa (D)
Você acertou!
Rota6 – Tema3
	
	E
	[[Pg&0]]
Questão 7/10 - Lógica Programável
Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na região de declarações, antes da palavra reservada BEGIN.
A classe de objetos utilizada para definir o número de endereços e armazenar os dados na memória ROM é:
Nota: 10.0
	
	A
	VARIABLE
	
	B
	CONSTANT
Você assinalou essa alternativa (B)
Você acertou!
Rota5 – Tema1
	
	C
	GENERIC
	
	D
	SIGNAL
	
	E
	FILE
Questão 8/10 - Lógica Programável
Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL.
Dadas as seguintes sentenças:
I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente.
II – O codificador de prioridade pode ser implementado com construção WITH SELECT, utilizando código sequencial.
III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN BIT_VECTOR (4 DOWNTO 0).
IV – Considerando um decodificador BCD para 7 segmentos para um display anodo comum, cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o dígito decimal 4 com o ponto decimal, o código binário na saída do decodificador é 00011001.
Quanto à veracidade dessas sentenças, marque a alternativa correta:
Nota: 10.0
	
	A
	V, F, V, V
	
	B
	V, V, F, F
	
	C
	F, V, V, V
	
	D
	F, F, V, V
	
	E
	V, F, F, V
Você assinalou essa alternativa (E)
Você acertou!
Rota4 – Tema2
Questão 9/10 - Lógica Programável
Dado uma unidade lógica e aritmética (ULA) de 3 bits de controle implementada em VHDL, em que as 4 primeiras operações são lógicas e as últimas 4 operações são aritméticas, considerando uma contagem de 000 a 111 na sua tabela verdade.
O bit de entrada de controle que define se a operação é lógica ou aritmética é o:
Nota: 10.0
	
	A
	LSB
	
	B
	MSB
Você assinalou essa alternativa (B)
Você acertou!
Rota4 – Tema1
	
	C
	USB
	
	D
	OSB
	
	E
	ASB
Questão 10/10 - Lógica Programável
Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6.
Dadas as seguintes sentenças:
I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n.
II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita.
III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux.
IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
Nota: 10.0
	
	A
	V, F, V, V
Você assinalou essa alternativa (A)
Você acertou!
Rota6 – Tema4
	
	B
	F, V, V, V
	
	C
	F, F, V, V
	
	D
	V, V, F, F
	
	E
	V, F, F, V