Circuitos_sequenciais_-_Latches_e_Flip-flops_final

Prévia do material em texto

1
Circuitos Lógicos Sequenciais
Latches, Flip-Flops, elementos de memórias
2
Sumário
• Circuitos lógicos sequenciais
 Definição de circuito sequencial
 Latches
• Latch SR
• Latch D
 Flip-flops
• Flip-flops JK e SR Master-Slave
• Flip-Flop JK e D Edge Trigered
3
Circuitos Sequenciais
• Definição – um circuito diz-se sequencial quando as suas saídas 
dependem não só das entradas, mas também do estado anterior 
do circuito.
Circuito
combinatório Elementos
de memória
Circuito sequencial
Entradas Saídas
4
Circuitos Seqüenciais
• Os circuitos sequenciais podem ser:
 Assíncronos – para qualquer instante de tempo as 
saídas dependem das entradas e do estado do circuito.
 Síncronos – as saídas mantém-se inalteradas em certos 
intervalos de tempo.
5
Elemento de Memória
• Entrada: o bit D (0 ou 1) é apresentado a entrada
• Habilita: permite a escrita do bit D
• Armazenagem: o valor D é mantido enquanto uma 
nova habilitação não for feita, mesmo que o valor da 
entrada varie
• Leitura: o bit armazenado (D) fica disponível para a 
saída (Q)
6
Elemento de Memória
• Os Latches e Flips-Flops são os blocos elementares com os quais 
se constrói a maior parte dos circuitos sequenciais
• Latch:
 elemento básico que permite armazenar um bit de informação
 observa todas as suas entradas continuamente e altera as 
suas saídas em qualquer momento, independentemente de 
qualquer sinal de relógio
• Flip-Flop 
 elemento construído a partir de latches, e que permite maior 
controle no armazenamento da informação
 amostra as suas entradas e altera as suas saídas apenas em 
instantes determinados por um sinal de relógio(troca na borda)
7
Elemento de Memória
• Usam o conceito de realimentação (feedback)
• Se Q=1, será sempre 1
• Se Q=0, será sempre 0
8
Latches
• Símbolos
Latch SR Latch D
Q
QS
R
Q
QD
C
Circuitos biestáveis
Latch SR com portas NOR
Esquema e tabela de transição e de saída
9
Latch SR
• http://www.youtube.com/watch?v=--pv3MZMoo0
10
11
• Resumo das operações
 S=0 e R=1 – Reset (Q=0; Q=1)
 S=1 e R=0 – Set (Q=1; Q=0)
 S=0 e S=0 – Manter o estado anterior
 S=1 e R=1 – Não é utilizado, pois o estado é indefinido
Latch SR
Latch SR com portas NAND
13
• Introduzindo uma variável de controle C é possível melhorar o 
armazenamento da informação
Este latch SR só permite operações Set e Reset quando a 
variável C está no nível lógico ‘1’. 
Latch SR
Diagrama de estados
Apresentam o comportamento do circuito sequencial ao 
longo das transições
EX: Latch SR
14
Apresenta de forma gráfica a excitação, 
transição e saída dos estados sequenciais
15
• Com controle (habilita)
D Qt+1C
0 X Qt
1
1
0
1
0
1
Reset
Set
Manter estado
Latch D
16
Clock
• Nos circuitos sequenciais síncronos o sinal de relógio 
(clock) assegura o sincronismo
• O período é obtido a partir da vibração de um cristal de 
quartzo
17
Flip-Flops
Flip-Flop SR Mestre-Escravo
Construído a partir de dois Latches SR com controle 
(C)
18
• Flip-Flop SR Mestre-Escravo
Tabela de excitação, transição e de saída
S R Qt+1
0 0
0 1
01
1 1
Qt
0
1
?
C
Flip-Flops
19
• Flip-Flop SR Mestre-Escravo
Flip-Flops
20
• Flip-Flop JK Mestre-Escravo
 Contorna o estado indefinido
Flip-Flops
21
• Flip-Flop JK Mestre-Escravo
Tabela de excitação, transição e de saída
J K Qt+1
0 0
0 1
01
1 1
Qt
0
1
Q
t
C
Flip-Flops
22
• Flip-Flop JK com Preset e Clear
Flip-Flops
Flip-Flop JK com Preset e Clear
24
• Flip-Flop D Edge-Triggered
• Associação de Latches D e SR
Flip-Flops
25
• Flip-Flop D Edge-Triggered
Tabela característicaD Qt+1
0
1
C
0
1
Flip-Flops
26
• Temporização
 Tempo de Setup – tempo necessário para ter a entrada 
estável antes de uma transição do relógio
 Tempo de Hold – tempo em que é necessário ter a 
entrada estável após uma transição do relógio 
 Tempo de propagação – tempo que demora até que 
saída se encontre estável, após uma transição do relógio
Flip-Flops
27
• Flip-Flop JK Edge-Triggered
Flip-Flops
28
• Chip com dois FF JK
Flip-Flops
Resumo as diferenças de 
Latches e Flip-Flops
Manifestação da saída Q em função de variações na
entrada:
– Latch: transparente durante EN (ou Clk) ativos, ou
seja, entrada passa diretamente para a saída Q.
– Flip-Flop: na borda do Clock, o valor presente na
Entrada é transferido para Q.
Instante em que o valor da entrada é armazenado:
– Latch: valor armazenado (memoriazdo) é o que 
esta presente na entrada no instante em que EN (ou 
Clock) é desativado (operação de latch ou 
travamento).
– Flip-Flop: na borda do Clock, o valor presente na 
Entrada é armazenado.
Trabalho
Fazer uma pesquisa sobre Latches e Flip Flops
entregar até 18/02.
O documento a ser entregue deve conter Título,
Introdução, Desenvolvimento e Conclusão.
Registrador
• Um registrador é um circuito digital formado por n Flip-
Flops, de modo a poder armazenar simultaneamente (e 
de maneira independente) n bits
• Um processador possui um conjunto de registradores 
que pode variar de três a algumas dezenas
31
32
Registrador
33
Registrador
34
Registrador
35
Registrador de Deslocamento
a Direita
36
Registrador de Deslocamento
a Direita
37
Registrador de Deslocamento
a Direita
38
Registrador de Deslocamento
a Esquerda
39
Registrador
40
Registrador
Memória de Acesso Randômico 
(RAM - Random-Access Memory)
• Uma memória RAM é organizada como uma matriz de
2n linhas com m bits armazenados em cada linha,
perfazendo um total de 2n x m bits.
• Do ponto de vista estrutural, uma memória RAM é
organizada como uma matriz de elementos básicos de
memória, buffers de entrada e saída e um
decodificador de endereços.
41
Célula de memória de 1 bit
42
Quando o sinal de seleção de linha é igual a 1, o bit armazenado no latch passará pelo buffer,
ficando disponível na saída da célula. Se o sinal de habilitação de escrita também valer 1, o
valor presente na entrada será armazenado no latch. O sinal de habilitação de escrita serve
como controle para o latch.
Chip de memória RAM
• Representações gráficas possíveis
43
Diagrama de blocos de uma 
memória RAM
44
Exemplo de Leitura
Outros tipos
• ROM – Read Only Memory
 Apenas para leitura, não permite escrita. EX: BIOS de 
um PC, CD-ROM.
• EPROM – Erasable-Programmable ROM
 A escrita é feita por um processo de alta tensão e a 
memória pode ser apagada por luz UV.
• EEPROM – Electrical EPROM
 Tanto o processo de escrita quanto o de apagar a 
memória é feito eletricamente.
47
Circuitos Lógicos Seqüenciais
Análise de Circuitos Seqüenciais
48
Sumário
• Análise de circuitos seqüenciais
 Tabela de transição de estados
 Diagrama de estados
• Projeto de circuitos seqüenciais
Máquinas de Moore e Mealy
 Procedimentos de projeto
 Projeto com flip-flops D
 Projeto com flip-flops JK
49
Tabelas Características
J K Qt+1
0 0
0 1
01
1 1
Qt
0
1
Qt
Flip-flop JK
D Qt+1
0
1
0
1
Flip-flop D
S R Qt+1
0 0
0 1
01
1 1
Qt
0
1
?
Flip-flop SR
As tabelas características dos flip-flops são fundamentais 
para a análise e o projeto de circuitos seqüenciais.
Relembrando o conteudo 
anterior...
50
Análise de Circuitos Seqüenciais
• Ferramentas para análise e projeto decircuitos 
seqüenciais
 Tabela de estados do circuito
 Equações de entrada dos flip-flops e das saídas do 
circuito
 Diagrama de estados
51
Análise de Circuitos Seqüenciais
• Exemplo:
• Entradas: X e Y
• Saídas: Z
52
Análise de Circuitos Seqüenciais
 Tabela de estados
At At+1X Y Z
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
Estado
actual Entradas
Próximo
estado Saída
53
Análise de Circuitos Seqüenciais
 Equações
• Entrada dos Flip-flops:
• Saídas do circuito:
 Diagrama de estados (Moore)







  YXAD
A
AZ
54
Projeto de Circuitos Seqüenciais
Máquinas de Estado
55
Modelos de Circuitos Seqüenciais
• Máquina de Moore
 As saídas dependem apenas do estado
 No diagrama de estados, o valor das saídas é representado junto ao 
estado
 Os valores das saídas só se podem alterar após uma transição de 
estados, ou seja, quando há um impulso de relógio
At At+1X Y Z
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
Estado
actual Entradas
Próximo
estado Saída
Estado Saída 
Entradas
56
Modelos de Circuitos Seqüenciais
• Máquina de Mealy
 As saídas dependem do estado e das entradas
 No diagrama de estados, o valor das saídas é representado 
junto às entradas (na transição de estados)
 Os valores das saídas podem se alterar imediatamente após 
serem alterados os valores das entradas
57
Modelos de Circuitos Seqüenciais
• Máquina de Mealy
 Exemplo de diagrama de estados
Diagrama de estado
Realizado em aula
Entrada/saida
estado
58
Procedimentos de Projeto
• A partir da especificação, obter o diagrama de estados (máquina de 
Moore ou Mealy)
• Atribuir códigos binários a cada estado do diagrama
• Obter a tabela de estados
• Escolher o tipo de flip-flops a utilizar
• Obter as equações de entrada de cada flip-flop
• Obter as equações das saídas
• Desenhar o circuito
59
Projeto com Flip-flops D
Pretende-se obter o circuito correspondente ao seguinte diagrama de 
estados. Vamos projetar o circuito utilizando flip-flops D.
Entrada: X
Saída: Y 
Nº de estados: 4
Nº de flip-flops: 2
Máquina: Mealy
60
Projeto com Flip-flops D
• Tabela de estados
D
0
1
0
1
Flip-flop D
Qt+1Qt
0 0
0 1
01
1 1
Tabela de transição 
61
Projeto com Flip-flops D
• Circuito
62
Projeto com Flip-flops JK
• Projeto com flip-flops JK
 Quando se projetam circuitos com flip-flops D, as equações à 
entrada dos flip-flops são obtidas diretamente a partir do 
próximo estado.
 Com flip-flops JK, será necessário derivar equações para as 
entradas J e K de cada flip-flop. Isso poderá ser realizado com 
base nas tabelas de excitação dos flip-flops.
63
Projeto com Flip-flops JK
• Tabelas de excitação
J K
0 X
1 X
1X
X 0
Flip-flop JK
Qt+1Qt
0 0
0 1
01
1 1
S R
0 X
1 0
10
X 0
Flip-flop SR
Qt+1Qt
0 0
0 1
01
1 1
64
Projeto com Flip-flops JK
• Tabelas de excitação
D
0
1
0
1
Flip-flop D
Qt+1Qt
0 0
0 1
01
1 1
T
0
1
1
0
Flip-flop T
Qt+1Qt
0 0
0 1
01
1 1
65
Projeto com Flip-flops JK
Pretende-se realizar um circuito correspondente ao diagrama de estados 
anterior, mas utilizando flip-flops JK.
66
Projeto com Flip-flops JK
• Tabela de estados
A B
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
X
0
1
0
1
0
1
0
1
A' B'
0 0
0 1
1 0
0 1
1 0
1 1
1 1
0 0
Y
0
1
0
0
0
1
0
0
Estado
actual
Próximo
estado
Entrada Saída
JA KA JB KB
0 X
0 X
1 X
0 X
X 0
X 0
X 0
X 1
0 X
1 X
X 1
X 1
X 0
X 0
0 X
1 X
Entradas dos
flip-flops
A variação de entrada X e saida 
pode ser feita sem Flip flops, ou 
seja, usando portas lógicas
Equações
68
Projeto com Flip-flops JK
• Circuito
69
Considerações Finais
• Flip-flops D vs. flip-flops JK
 Flip-flops D – o projeto do circuito é mais simples, mas o 
circuito resultante é geralmente mais complexo (mais portas 
lógicas e mais ligações).
 Flip-flops JK – o projeto do circuito é mais complicado, mas o 
circuito resultante é geralmente mais simples.
Contador
Contador
• Diagrama de Estados (3 bits)
Contador
• Determinar a Frequencia de um sinal
Contador
• Relógio Digital
Exercícios
• Projete um relógio(contador) de 0 a 9 utilizando flip flop 
JK.
• Projete um semáforo(sinaleira) que funcione da
seguinte maneira:
• Vermelho:16s (contador de 0-15)
• Amarelo: 4s (contador de 0-3)
• Verde: 10 (contador de 0-9)
• A sequência deve ser: vermelho, amarelo, verde e 
começa tudo novamente.