Considere que você está desenvolvendo um circuito digital em VHDL para um projeto importante. Como parte do fluxo de projeto, é necessário realizar simulações para verificar se o circuito está funcionando corretamente antes de ser implementado em um dispositivo de hardware. Para isso, é necessário criar um testbench em VHDL que aplique estímulos e monitore as respostas do circuito.

Com base nesse contexto, analise as seguintes afirmações e a relação entre elas:

I. Um testbench em VHDL é usado para simular o comportamento de um circuito e verificar se ele atende aos requisitos de projeto.

Porque

II. Um testbench em VHDL geralmente não possui portas, pois é usado para gerar e verificar sinais internamente.