Logo Passei Direto
Buscar

MÓDULO 7 - SIMPLIFICAÇÃO POR ÁLGEBRA BOOLEANA

User badge image
Leandro Silva

em

Ferramentas de estudo

Questões resolvidas

Observe a figura abaixo: O circuito lógico combina duas portas lógicas NOR e uma porta NAND, conforme mostra a figura. Para gerar a saída S em função das entradas A, B e C, a expressão da saída S é:
Qual é a expressão da saída S?
A) AC
B) BC
C) BC + A/ B
D) AC + A/ B
E) BC + A/ + B/

Aplicando-se os teoremas e postulados booleanos, é possível simplificar equações e circuitos lógicos, o que significa uma diminuição no grau de dificuldade de montagem e no custo do sistema. Dado o circuito lógico acima, encontre S em sua forma mais reduzida.
Qual é a forma mais reduzida de S?
A) A • B/
B) A/ • B + A • B/
C) A + B
D) A (A + B/)
E) A + A • B/

A soma de minitermos que representa uma função f (C, B, A) é dada por: O produto de maxitermos que representa essa mesma função é:
Qual é o produto de maxitermos que representa a função?
A) f = (C/ + B/ + A) (C/ + B + A/) (C + B/ + A/) (C + B + A) (C + B + A/)
B) f = (C B A/)(C B/ A)(C/ B A)(C/ B A/)(C/ B/ A)
C) f = (C/ + B/ + A/) (C + B/ + A/) (C + B + A)
D) f = (C + B + A/) (C + B/ + A) (C/ + B + A) (C/ + B + A/) (C/ + B/ + A)
E) f = (C/ + B + A/) (C/ + B + A) (C + B + A/) (C/ + B/ + A) (C + B + A)

Considere o circuito lógico da figura abaixo, onde a função de saída Y depende de quatro variáveis lógicas. Uma expressão booleana válida para representar a função lógica Y é:
Qual é a expressão booleana válida para Y?
A) (A • B)/ + (C • D)/
B) A • B + C • D
C) (A • B + C • D)/
D) (A • B)/ • (C • D)/
E) A • B • C • D

A lógica digital permite a minimização de expressões booleanas através de postulados elementares. É(São) correto(s) APENAS o(s) postulado(s):
Quais postulados são corretos?
I - A + 0 = A
II - A + 1 = 1
III - A + A = A
IV - A * 1 = 1
V - A * 0 = 0
A) I.
B) I e III.
C) III e IV.
D) I, II, III e V.
E) I, III, IV e V.

A figura abaixo mostra uma implementação de um decodificador binário. Nesta figura, os sinais de entrada e os sinais de saída são ativos em nível alto. Quando os sinais de entrada E (Enable), X0 e X1 forem iguais a 1, 0 e 1, os sinais de saída Y0, Y1, Y2 e Y3 serão respectivamente iguais a:
Quais serão os sinais de saída Y0, Y1, Y2 e Y3?
A) 0 0 1 0;
B) 0 0 1 1;
C) 1 0 0 0;
D) 1 0 0 1;
E) 1 1 1 1.

Material
páginas com resultados encontrados.
páginas com resultados encontrados.
left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Questões resolvidas

Observe a figura abaixo: O circuito lógico combina duas portas lógicas NOR e uma porta NAND, conforme mostra a figura. Para gerar a saída S em função das entradas A, B e C, a expressão da saída S é:
Qual é a expressão da saída S?
A) AC
B) BC
C) BC + A/ B
D) AC + A/ B
E) BC + A/ + B/

Aplicando-se os teoremas e postulados booleanos, é possível simplificar equações e circuitos lógicos, o que significa uma diminuição no grau de dificuldade de montagem e no custo do sistema. Dado o circuito lógico acima, encontre S em sua forma mais reduzida.
Qual é a forma mais reduzida de S?
A) A • B/
B) A/ • B + A • B/
C) A + B
D) A (A + B/)
E) A + A • B/

A soma de minitermos que representa uma função f (C, B, A) é dada por: O produto de maxitermos que representa essa mesma função é:
Qual é o produto de maxitermos que representa a função?
A) f = (C/ + B/ + A) (C/ + B + A/) (C + B/ + A/) (C + B + A) (C + B + A/)
B) f = (C B A/)(C B/ A)(C/ B A)(C/ B A/)(C/ B/ A)
C) f = (C/ + B/ + A/) (C + B/ + A/) (C + B + A)
D) f = (C + B + A/) (C + B/ + A) (C/ + B + A) (C/ + B + A/) (C/ + B/ + A)
E) f = (C/ + B + A/) (C/ + B + A) (C + B + A/) (C/ + B/ + A) (C + B + A)

Considere o circuito lógico da figura abaixo, onde a função de saída Y depende de quatro variáveis lógicas. Uma expressão booleana válida para representar a função lógica Y é:
Qual é a expressão booleana válida para Y?
A) (A • B)/ + (C • D)/
B) A • B + C • D
C) (A • B + C • D)/
D) (A • B)/ • (C • D)/
E) A • B • C • D

A lógica digital permite a minimização de expressões booleanas através de postulados elementares. É(São) correto(s) APENAS o(s) postulado(s):
Quais postulados são corretos?
I - A + 0 = A
II - A + 1 = 1
III - A + A = A
IV - A * 1 = 1
V - A * 0 = 0
A) I.
B) I e III.
C) III e IV.
D) I, II, III e V.
E) I, III, IV e V.

A figura abaixo mostra uma implementação de um decodificador binário. Nesta figura, os sinais de entrada e os sinais de saída são ativos em nível alto. Quando os sinais de entrada E (Enable), X0 e X1 forem iguais a 1, 0 e 1, os sinais de saída Y0, Y1, Y2 e Y3 serão respectivamente iguais a:
Quais serão os sinais de saída Y0, Y1, Y2 e Y3?
A) 0 0 1 0;
B) 0 0 1 1;
C) 1 0 0 0;
D) 1 0 0 1;
E) 1 1 1 1.

Prévia do material em texto

FigurasMódulo7
Simplificação de expressões booleanas
A álgebra booleana estuda a manipulação algébrica das funções lógicas.
 
Postulados:
Se A = 0 então A’ = 1; Se A = 1 então A’ = 0
A.A = A; A.A’ = 0
A+A = A; A+A’ = 1
A.0 = 0; A.1 = A
A+0 = A; A+1 = 1
Propriedades:
Comuta�va: A.B = B.A; A+B = B+A
Associa�va: A.(B.C) = (A.B).C; A+(B+C) = (A+B)+C
Distribu�va: A.(B+C) = A.B+A.C; A+(B.C) = (A+B).(A+C)
Teoremas:
Teorema De Morgan: (A+B)’ = A’.B’; (A.B)’ = A’+B’
Teorema da absorção: A+A.B = A; A+A’.B = A+B
 
Simplificações:
Não existe um método para se realizar simplificações.
É necessário pra�car e ter uma percepção lógica de onde e como aplicar os postulados, teoremas e propriedades.
O obje�vo é sempre reduzir ao máximo o número de operações lógicas e variáveis de uma expressão.
 
Exemplos:
a) S = A’.B’.C + A.B’.C’ + A.B’.C
É possível colocar B’ em evidência: S = B’.(A’.C + A.C’ + A.C)
Dentro dos parênteses, por A em evidência: S = B’.(A’.C + A.(C’+C))
Pelos postulados, C’+C = 1 e A.1 = A temos: S = B’.(A’.C + A)
Aplicar o teorema da absorção no parênteses: S = B’.(A + C)
b) S = ((A.C)’ + B + D)’ + C.(A.C.D)’
Aplica-se De Morgan nos dois parênteses: S = (A’ + C’ + B + D)’ + C. (A’ + C’ + D’)
Aplica-se Morgan no primeiro termo e distribu�va no segundo termo:
S = A.C.B’.D’ + A’C + C.C’ + C.D’
Como C.C’ = 0, S = A.C.B’.D’ + A’C + C.D’
Coloca-se CD’ em evidência no primeiro e terceiro termos: S = C.D’.(A.B’ + 1) + A’.C
Como A.B’ + 1 = 1, temos: S = C.D’ + A’.C
Por C em evidência: S = C.(A’+D’)
 
Equivalência entre portas lógicas:
 
a) Inversor a par�r de portas NAND e NOR:
A’ = (A.A)’ = (A+A)’
 (ver figura 1)
 
b) NAND a par�r de portas OR e inversores:
A’+B’ = (A.B)’
 (ver figura 2)
c) NOR a par�r de portas AND e inversores:
A’.B’ = (A+B)’
 (ver figura 3)
d) XOR a par�r de portas AND, OR e inversores:
AB = A’.B + A.B’
 (ver figura 4)
e)XNOR a par�r de portas AND, OR e inversores:
AB = A.B + A’.B’
 (ver figura 5)
Exercício 1:
Um determinado circuito digital possui a equação booleana de saída dada por:
https://online.unip.br/Arquivo?id=32704.PDF
Utilizando as regras de simplificação da álgebra booleana, verifica-se que Y corresponde a seguinte expressão:
 
A)
 B/ C/
B)
 A + B
C)
 A + BC
D)
 A/ B/ + B C
E)
 A B/ + B C/
O aluno respondeu e acertou. Alternativa(A)
Comentários:
C) 
A) 
Exercício 2:
Observe a figura abaixo:
O circuito lógico combina duas portas lógicas NOR e uma porta NAND, conforme mostra a figura. Para gerar a saída S em
função das entradas A, B e C, a expressão da saída S é:
 
A)
AC
B) BC
C) BC + A/ B
D)
 AC + A/ B
E) BC + A/ + B/
O aluno respondeu e acertou. Alternativa(B)
Comentários:
A) 
B) 
Exercício 3:
Aplicando-se os teoremas e postulados booleanos, é possível simplificar equações e circuitos lógicos, o que
significa uma diminuição no grau de dificuldade de montagem e no custo do sistema. Dado o circuito lógico
acima, encontre S em sua forma mais reduzida.
A)
 A • B/
B) A/ • B + A • B/
C) A + B
D) A (A + B/)
E)
 A + A • B/
O aluno respondeu e acertou. Alternativa(C)
Comentários:
C) 
Exercício 4:
Assinale a única alternativa que resulta a simplificação utilizando método algébrico da expressão:
A)
(A • B • C) /
B)
A/ • B/ • C/
C)
A/ + B/ + C/
D)
(A + B + C)/
E)
A + A • B/
O aluno respondeu e acertou. Alternativa(B)
Comentários:
B) 
Exercício 5:
A soma de minitermos que representa uma função f (C, B, A) é dada por:
O produto de maxitermos que representa essa mesma função é:
A)
f = (C/ + B/ + A) (C/ + B + A/) (C + B/ + A/) (C + B/ + A) (C + B + A/)
B)
f = (C B A/)(C B/ A)(C/ B A)(C/ B A/)(C/ B/ A)
C)
f = (C/ + B/ + A/) (C + B/ + A/) (C + B + A)
D)
f = (C + B + A/) (C + B/ + A) (C/ + B + A) (C/ + B + A/) (C/ + B/ + A)
E)
f = (C/ + B + A/) (C/ + B + A) (C + B + A/) (C/ + B/ + A) (C + B + A)
O aluno respondeu e acertou. Alternativa(C)
Comentários:
C) 
Exercício 6:
Considere o circuito lógico da figura abaixo, onde a função de saída Y depende de quatro variáveis lógicas.
Uma expressão booleana válida para representar a função lógica Y é:
A)
(A • B)/ + (C • D)/
B)
A • B + C • D
C)
(A • B + C • D)/
D)
(A • B)/ • (C • D)/
E)
A • B • C • D
O aluno respondeu e acertou. Alternativa(E)
Comentários:
E) 
Exercício 7:
A lógica digital permite a minimização de expressões booleanas através de postulados elementares. É(São) correto(s) APENAS
o(s) postulado(s):
I - A + 0 = A
II - A + 1 = 1
III - A + A = A
IV - A * 1 = 1
V - A * 0 = 0
 
A)
I.
B)
I e III.
C)
III e IV.
D)
I, II, III e V.
E) I, III, IV e V.
O aluno respondeu e acertou. Alternativa(E)
Comentários:
D) 
E) 
Exercício 8:
A figura abaixo mostra uma implementação de um decodificador binário. Nesta figura, os sinais de entrada e os sinais de saída
são ativos em nível alto.
Quando os sinais de entrada E (Enable), X0 e X1 forem iguais a 1, 0 e 1, os sinais de saída Y0, Y1, Y2 e Y3 serão respectivamente
iguais a:
 
A)
 0 0 1 0;
B) 0 0 1 1;
C) 1 0 0 0;
D)
 1 0 0 1;
E)
 1 1 1 1.
O aluno respondeu e acertou. Alternativa(A)
Comentários:
A)

Mais conteúdos dessa disciplina