Avaliação de Arquitetura de Computadores

Prévia do material em texto

Pincel Atômico - 09/10/2025 10:53:29 1/2
JHONATAN VINÍCIUS
DE SOUZA REIS
Avaliação Online (SALA EAD) - Capitulos/Referencias 4,5,6
Atividade finalizada em 28/04/2025 13:56:34 (3973528 / 1)
LEGENDA
Resposta correta na questão
# Resposta correta - Questão Anulada
X Resposta selecionada pelo Aluno
Disciplina:
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES [1123814] - Avaliação com 5 questões, com o peso total de 15,00 pontos [capítulos - 4,5,6]
Turma:
Graduação: CIÊNCIA DA COMPUTAÇÃO - Grupo: JULHO/2024 - CIENCOMP/JUL24 [125436]
Aluno(a):
91622393 - JHONATAN VINÍCIUS DE SOUZA REIS - Respondeu 5 questões corretas, obtendo um total de 15,00 pontos como nota
[351143_21461]
Questão
001
“Um hazard de pipeline ocorre quando o pipeline, ou alguma parte dele, precisa parar porque as condições não permitem a execução
contínua. A parada do pipeline é conhecida como bolha de pipeline.” Existem três tipos de hazards; assinale-os.
Endereço; instrução; recurso.
Desvio; repetição; endereço.
Controle; endereço; dados.
Endereço; controle; recurso.
X Recurso; dados; controle.
[351143_21478]
Questão
002
No que se refere à hierarquia de memória tradicional, assinale a opção que relaciona os tipos de memória em ordem crescente do
parâmetro tempo de acesso.
memória secundária, memória principal, memória cache, registradores.
memória principal, memória secundária, memória cache, registradores.
registradores, memória principal, memória secundária, memória cache.
memória principal, registradores, memória secundária, memória cache.
X registradores, memória cache, memória principal, memória secundária.
[351143_21463]
Questão
003
É um item que NÃO integra um pipeline de cinco estágios:
X Divisão do clock.
Gravação.
Decodificação de instrução.
Execução de instrução.
Busca de operando.
[351144_21469]
Questão
004
Em relação à organização de um computador, analise as seguintes afirmativas:
I A unidade lógica/aritmética é responsável por prover e executar operações aritméticas e lógicas.
II Pipeline permite que uma instrução seja dividida em etapas, e que mais de uma instrução seja executada ao mesmo tempo, porém
em etapas diferentes.
III A memória primária é responsável por armazenar as instruções que serão buscadas pela CPU para execução.
IV A unidade de controle é responsável por informar como a memória do computador, a unidade lógica/aritmética e os dispositivos de
entrada e saída devem responder às instruções de um programa.
III e IV, somente.
I, II e IV, somente.
X I, II, III e IV.
I e II, somente.
II e IV, somente.
[351145_21475]
Questão
005
O uso de memória cache é imprescindível para o bom funcionamento dos processadores modernos.
Com relação às memórias caches, analise as afirmativas a seguir. 
I. O uso de memórias síncronas (SDRAM) na memória principal permite a transferência em modo rajada de blocos de informação entre
a memória cache e a memória principal. 
II. Nos modernos processadores, como o processador Intel i7, a cache de nível 1 é utilizada para a comunicação entre as “threads” que
são executadas em núcleos (“cores”) diferentes. 
III. A cache dos processadores é construída com memórias estáticas, mais rápidas, em oposição ao uso de memórias dinâmicas na
memória principal, que são mais lentas.
Está correto o que se afirma em:
I, II e III.
III, apenas.
II, apenas.
X I e III, apenas.
I, apenas.
Pincel Atômico - 09/10/2025 10:53:29 2/2