Grátis: É um item que NÃO integra um pipeline de cinco estágios: Qual é o item que NÃO integra um pipeline de cinco estágios? Divisão do clock. Gravação. D... – Questões Respondidas

Arquitetura de Computador

Outros

É um item que NÃO integra um pipeline de cinco estágios:
Qual é o item que NÃO integra um pipeline de cinco estágios?
Divisão do clock.
Gravação.
Decodificação de instrução.
Execução de instrução.
Busca de operando.

Questões para Estudantes

anteontem

Questões para Estudantes

anteontem

Avaliação de Arquitetura de Computadores

Avaliação de Arquitetura de Computadores

Respostas

Ed

anteontem

No contexto de um pipeline de cinco estágios, o item que NÃO integra esse pipeline é "Divisão do clock". Os cinco estágios típicos são: Busca de instrução, Decodificação de instrução, Execução de instrução, Acesso à memória e Gravação. Portanto, a resposta correta é "Divisão do clock".

Essa resposta te ajudou?

0

0

Ainda com dúvidas?

Envie uma pergunta e tenha sua dúvida de estudo respondida!

Essa pergunta também está no material:

Avaliação de Arquitetura de Computadores

Avaliação de Arquitetura de Computadores

Mais perguntas desse material

“Um hazard de pipeline ocorre quando o pipeline, ou alguma parte dele, precisa parar porque as condições não permitem a execução contínua. A parada do pipeline é conhecida como bolha de pipeline.” Existem três tipos de hazards; assinale-os.
Assinale-os.
Endereço; instrução; recurso.
Desvio; repetição; endereço.
Controle; endereço; dados.
Endereço; controle; recurso.
Recurso; dados; controle.

No que se refere à hierarquia de memória tradicional, assinale a opção que relaciona os tipos de memória em ordem crescente do parâmetro tempo de acesso.
Assinale a opção que relaciona os tipos de memória em ordem crescente do parâmetro tempo de acesso.
memória secundária, memória principal, memória cache, registradores.
memória principal, memória secundária, memória cache, registradores.
registradores, memória principal, memória secundária, memória cache.
memória principal, registradores, memória secundária, memória cache.
registradores, memória cache, memória principal, memória secundária.

Em relação à organização de um computador, analise as seguintes afirmativas:
Está correto o que se afirma em:
I A unidade lógica/aritmética é responsável por prover e executar operações aritméticas e lógicas.
II Pipeline permite que uma instrução seja dividida em etapas, e que mais de uma instrução seja executada ao mesmo tempo, porém em etapas diferentes.
III A memória primária é responsável por armazenar as instruções que serão buscadas pela CPU para execução.
IV A unidade de controle é responsável por informar como a memória do computador, a unidade lógica/aritmética e os dispositivos de entrada e saída devem responder às instruções de um programa.
III e IV, somente.
I, II e IV, somente.
I, II, III e IV.
I e II, somente.
II e IV, somente.

O uso de memória cache é imprescindível para o bom funcionamento dos processadores modernos. Com relação às memórias caches, analise as afirmativas a seguir.
Está correto o que se afirma em:
I. O uso de memórias síncronas (SDRAM) na memória principal permite a transferência em modo rajada de blocos de informação entre a memória cache e a memória principal.
II. Nos modernos processadores, como o processador Intel i7, a cache de nível 1 é utilizada para a comunicação entre as “threads” que são executadas em núcleos (“cores”) diferentes.
III. A cache dos processadores é construída com memórias estáticas, mais rápidas, em oposição ao uso de memórias dinâmicas na memória principal, que são mais lentas.
I, II e III.
III, apenas.
II, apenas.
I e III, apenas.
I, apenas.