ARQUITETURA DOS COMPUTADORES _cópia

Prévia do material em texto

Disciplina: ARQUITETURA DE COMPUTADORES  AV
Aluno: KAREN ELIZA DA SILVA FELIX 202303891131
Professor: GABRIEL RECH BAU
 
Turma: 9004
DGT0281_AV_202303891131 (AG)   04/05/2023 20:59:47 (F) 
Avaliação: 9,00 pts Nota SIA: 10,00 pts
 
00105-TETI-2006: LÓGICA DIGITAL  
 
 1. Ref.: 5277630 Pontos: 1,00  / 1,00
Assinale a alternativa que apresenta corretamente a representação do circuito a seguir:
 
 2. Ref.: 5277626 Pontos: 1,00  / 1,00
Assinale a alternativa que apresenta a sequência correta da saída (S) da Tabela Verdade para o circuito lógico,
conforme a seguinte entrada de dados:
 1 1 0 1
1 1 1 1
0 1 1 1
0 0 1 1
0 1 0 0
 
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5277630.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5277626.');
00248-TETI-2006: COMPONENTES DE HARDWARE  
 
 3. Ref.: 5250385 Pontos: 1,00  / 1,00
A memória é organizada como um conjunto de N partes iguais, com cada parte possuindo um conteúdo �xo
de M bits.
A denominação especí�ca para cada parte é:
 Célula
Partição
Endereço
Capacidade
Largura
 4. Ref.: 6108690 Pontos: 1,00  / 1,00
O tipo de transmissão na qual o periférico é conectado ao dispositivo controlador ou interface de E/S por várias
linhas de transmissão de dados, de modo que a transferência de dados é realizada um bit em cada linha, com todos os
bits alinhados dentro do mesmo intervalo de tempo de transmissão é denominado:
Direta.
Pulsar.
Purga.
 Paralela.
Serial.
 
00394-TETI-2006: PROCESSAMENTO EM PARALELO  
 
 5. Ref.: 5277754 Pontos: 1,00  / 1,00
A tecnologia que permite processamento paralelo em nível instruções, isto é, que possui vários pipelines em um
mesmo processador para processamento de mais de uma instrução simultaneamente é a:
Superpipeline
SMP
Clusters
NUMA
 Superescalar
 
00403-TETI-2009: BASE COMPUTACIONAL  
 
 6. Ref.: 6108654 Pontos: 1,00  / 1,00
A Microsoft é uma das empresas de software mais conhecidas de todo o mundo. Sua projeção global se iniciou com a
fabricação de um Sistema Operacional chamado de:
macOS.
iOS.
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5250385.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6108690.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5277754.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6108654.');
Unix.
BIOS.
 DOS.
 7. Ref.: 6109014 Pontos: 1,00  / 1,00
Com o crescimento da internet, foi necessário criar um sistema de endereçamento para que se enviassem os
datagramas ao destino correto. Originalmente, era chamado apenas de endereço IP, mas, hoje, chama-se Ipv4.
Assinale a opção que representa um endereço IP válido:
925
312.0.255.100
8.8.44
 8.8.4.4
200.100.30.25.42
 
00432-TETI-2009: REPRESENTAÇÃO DE DADOS  
 
 8. Ref.: 4961236 Pontos: 1,00  / 1,00
Para realizar as conversões e operações necessárias, considere:
 
Os valores como potências da base 10;
 
Os resultados expressos com os números escritos por extenso (não usar notação cientí�ca, como, por
exemplo, 1 x 103).
 
Dica: calcular usando a unidade de medida padrão como base de cálculo (bits ou Bytes).
 
A operação 64 MB + 400 KB é igual a:
0,0464 GB
64400 GB
464 GB
0,000644 GB
 0,0644 GB
 9. Ref.: 5007263 Pontos: 1,00  / 1,00
Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes de
implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito simples e
limitado para operações aritméticas de inteiros positivos com dois operandos, de um processador de 4 bits,
cuja palavra de dados é de 4 bits.
 
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6109014.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 4961236.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5007263.');
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada
instrução (operadores e operandos) é igual à quantidade de palavras dessa instrução.
 
O conjunto de instruções está representado a seguir:
Sabendo que uma noti�cação de erro é emitida quando uma operação enviada ao processador não for
possível de ser realizada, qual das seguintes operações resultará no código 1111?
1010 0111 0111
 0011 0100 0101
1100 0011 0011
1110 0110 0101
1110 1001 1000
 
00436-TETI-2006: ARQUITETURA CISC X RISC  
 
 10. Ref.: 5225063 Pontos: 0,00  / 1,00
A arquitetura RISC (Reduced Instruction Set Computer) apresenta um conjunto restrito de instruções,
executadas de forma altamente e�ciente.
Uma das desvantagens desta arquitetura é:
A grande necessidade de uso da memória.
O aumento do consumo de energia do processador.
A grande variedade de instruções disponíveis.
 O aumento do uso de registradores.
 A necessidade de conversão de código de alto nível em diversas instruções em Assembly,
aumentando o número de instruções a serem executadas.
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5225063.');