Lógica Programável em VHDL

Prévia do material em texto

Questão 1/10 - Lógica Programável 
Um componente em VHDL é uma entidade de projeto empregada na arquitetura 
de outra entidade. 
Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura 
antes da palavra reservada BEGIN. Para chamar o componente na região operacional 
da arquitetura (após a palavra reservada BEGIN), o comando que estabelece a 
conexão entre as portas da entidade de projeto com as portas da entidade do 
componente é: 
Nota: 10.0 
 A COMPONENT 
 B PORT 
 C PORT MAP 
Você assinalou essa alternativa (C) 
Você acertou! 
Rota3 – Tema1 
 D FUNCTION 
 E SIGNAL 
 
Questão 2/10 - Lógica Programável 
Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo 
definido. 
Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são: 
Nota: 10.0 
 A BIT e BIT_VECTOR 
 B STRING e BIT_VECTOR 
 C STD_LOGIC e BIT_VECTOR 
 D STD_LOGIC e STD_LOGIC_VECTOR 
Você assinalou essa alternativa (D) 
Você acertou! 
Rota2 – Tema2 
 E BIT e STD_LOGIC_VECTOR 
 
Questão 3/10 - Lógica Programável 
Na conversão de um algoritmo para uma descrição VHDL é necessário entender quais 
tipos de circuitos são utilizados, ou seja, as unidades funcionais empregadas. 
Uma tomada de decisão, por exemplo, é realizada por meio de um circuito: 
Nota: 10.0 
 A multiplexador 
 B registrador 
 C comparador 
Você assinalou essa alternativa (C) 
Você acertou! 
Rota3 – Tema5 
 D subtrator 
 E de seleção 
 
Questão 4/10 - Lógica Programável 
Os dispositivos CPLDs são uma evolução dos SPLDs. 
A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) 
associado a circuitos adicionais em sua saída, incluindo um registrador e 
multiplexadores. Esta estrutura é chamada de: 
Nota: 0.0Você não pontuou essa questão 
 A Microcélula 
 B Macrocélula 
Aula 1 - Tema 2 
 C LUT 
Você assinalou essa alternativa (C) 
 D LE 
 E PIA 
 
Questão 5/10 - Lógica Programável 
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o 
resultado da funcionalidade implementada. 
Os comandos sequenciais ficam em 3 regiões de código específicas, que são: 
Nota: 10.0 
 A PROCESS, FUNCTION, COMPONENT 
 B PROCESS, PACKAGE, PROCEDURE 
 C PROCESS, FUNCTION, PROCEDURE 
Você assinalou essa alternativa (C) 
Você acertou! 
Rota2 – Tema4 
 D FUNCTION, PROCEDURE, BLOCK 
 E FUNCTION, PROCESS, MAP 
 
Questão 6/10 - Lógica Programável 
A linguagem VHDL permite a implementação de subprogramas. 
Dadas as seguintes sentenças: 
I – Os subprogramas compreendem uma região de código sequencial. 
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente 
quanto em regiões de código sequencial. 
III – A função permite retornar um ou mais valores. 
IV – No procedimento o comando RETURN é obrigatório. 
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa 
correta: 
Nota: 10.0 
 A F, V, F, V 
 B V, F, V, V 
 C F, V, V, V 
 D V, F, V, F 
 E V, V, F, F 
Você assinalou essa alternativa (E) 
Você acertou! 
Rota2 – Tema5 
 
Questão 7/10 - Lógica Programável 
A linguagem HDL permite descrever circuitos digitais. 
A linguagem de descrição de hardware difere das linguagens de programação de 
software, pois inclui um meio de descrever: 
Nota: 0.0Você não pontuou essa questão 
 A a tensão de nível alto e a corrente de entrada 
 B o tempo de propagação e a capacidade de corrente 
 C o tempo de propagação e a intensidade de sinais 
Aula 1 - Tema 3 
 D a tensão de alimentação e a intensidade de sinais 
Você assinalou essa alternativa (D) 
 E a capacitância das portas e a intensidade de sinais 
 
Questão 8/10 - Lógica Programável 
O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de 
desenvolvimento permite a prototipagem e teste de projetos. 
A sua programação se dá por meio da porta USB do computador, sendo que no kit a 
conexão utilizada é chamada de: 
Nota: 10.0 
 A USB-B 
 B ASP 
 C RS232 
 D SPI 
 E JTAG 
Você assinalou essa alternativa (E) 
Você acertou! 
Aula 1 - Tema 5 
 
Questão 9/10 - Lógica Programável 
A configuração em VHDL estabelece o elo entre a declaração de um componente e 
uma entidade de projeto. 
É necessário utilizar a configuração quando o componente possui uma entidade com: 
Nota: 10.0 
 A vários pacotes 
 B várias constantes 
 C vários mapeamentos de portas 
 D várias arquiteturas 
Você assinalou essa alternativa (D) 
Você acertou! 
Rota3 – Tema2 
 E várias bibliotecas 
 
Questão 10/10 - Lógica Programável 
Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e 
pacotes, se necessário, e em seguida define-se a entidade de projeto. 
Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos 
possíveis são: 
Nota: 10.0 
 A IN, OUT, INOUT, USER 
 B IN, OUT, BUFFER, RTL 
 C IN, OUT, INOUT, BUFFER 
Você assinalou essa alternativa (C) 
Você acertou! 
Rota2 – Tema1 
 D INOUT, OUT, BUFFER, WORK 
 E IN, INOUT, OUT, STD