Flip-flops e Latches

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

Flip-flops
Projeto e funcionamento dos principais tipos de latches e flip-flops.
Prof. Felipe Gonçalves Serrenho
1. Itens iniciais
Propósito
Compreender o funcionamento de latches e flip-flops que são as células básicas utilizadas nos circuitos
sequenciais, sendo amplamente empregados em sistemas digitais, tal qual computadores, celulares, entre
outros.
Objetivos
Descrever o funcionamento dos Latches SR e D.
 
Descrever o funcionamento dos flip-flops D, SR, JK e T.
Introdução
Os circuitos em Eletrônica Digital são divididos em dois grupos principais:
Por isso, dizemos que os circuitos sequenciais possuem memória, são capazes de guardar informação.
Exemplo
Na TV, quando você seleciona o botão “Ch +” para mudar de canal, a resposta (canal de destino)
depende do estado atual (canal atual). Assim, ela precisa saber o canal atual (estado corrente) para
saber para qual canal deve ir (estado futuro). 
Neste tema, vamos estudar os principais tipos latches e flip-flops, as células básicas para a construção de
circuitos sequenciais — como contadores e registradores — que são amplamente empregados em sistemas
digitais, como os microcontroladores e computadores.
Flip-flops
Neste vídeo, conheça mais sobre Flip-flops. 
Conteúdo interativo
Acesse a versão digital para assistir ao vídeo.
• 
• 
Circuitos combinacionais 
As saídas dependem apenas do estado
atual das entradas.
Circuitos sequenciais 
As saídas são determinadas pelos
estados atual e passados das entradas.
1. Latches SR e D
Latch SR
Memória é a característica que define os circuitos sequenciais, mas, como vimos, as portas lógicas são
circuitos combinacionais, isto é, suas saídas dependem apenas do estado atual das suas entradas.
Para criar um circuito sequencial, precisamos de que as saídas sejam realimentadas de forma que
atuem também como entradas.
A seguir, temos o esquema de um latch SR em que foi destacado a realimentação:
Figura 1 - Latch SR com a realimentação destacada em verde.
Para analisar o funcionamento do Latch SR, vamos verificar a sua resposta à seguinte sequência de entradas:
Tempo S R
0 1
0 0
1 0
0 0
Tabela 1: Sequência de entradas.
Prof. Felipe Gonçalves Serrenho 
No instante temos:
 
. Note que isso independe do estado de .
 
. Como vimos que , então 
 
Assim, em e 
• 
• 
 
No instante temos:
 
, como ao final de :
 
, como ao final de :
 
Assim, em e 
 
No instante temos:
 
, como ao final de :
 
, logo 
Dica
Repare que utilizamos B = 1 e, em seguida, concluímos que B = 0! Isso indica que o estado de A
calculado no 1º passo pode ser um estado instável, ou seja, que mesmo sem alterações na entrada, esse
estado mudará espontaneamente. 
Recalculando o estado de A, como o novo estado de B:
 
Atenção
Note que, como o cálculo de B no instante independe de A, esse estado é estável. Assim, no instante
temos: A = 1 e B = 0. 
No instante temos:
 
, como ao final de :
 
• 
• 
• 
• 
• 
• 
, como ao final de :
 
Essa sequência de sinais no latch pode ser observada na figura abaixo:
Figura 2 - Resposta do Latch SR à sequência de entradas.
E a tabela da resposta do circuito a essa sequência de entradas é:
Tempo S R A B
0 1 0 1
0 0 0 1
1 0 1 0
0 0 1 0
Tabela 2: Resposta do latch SR à sequência de entradas.
 Prof. Felipe Gonçalves Serrenho
Atenção
Note que, nos tempos e , o mesmo sinal de entrada produz diferentes saídas. Essa é a manifestação da
memória do circuito. 
Observe também que nos casos testados, temos , o que deu origem à denominação clássica das
saídas do Latch e . A representação clássica do latch é:
• 
Figura 3 - Latch SR.
Porém, note que, se :
 
, logo 
 
, logo 
 
Apesar de denominarmos as saídas de e , elas não são sempre complementares.
 
Todavia, a entrada é "proibida" para o latch , e o comportamento a essa entrada não é
especificado, dependendo da implementação do latch .
Exemplo
O latch pode ser implementado utilizando portas NOT e NAND, conforme a Figura 4. Nesse caso, se 
, temos .
Figura 4 - Latch SR implementado com portas NOT e NAND.
Com essas informações, podemos montar a tabela característica, que é a tabela que resume a operação do
dispositivo. A tabela característica pode ser escrita de diferentes formas, como em função da transição entre
o estado atual e o próximo estado :
• 
• 
S R Ação
0 0 hold
0 1 reset
1 0 set
1 1 proibido
Tabela 3:Tabela característica do latch SR em função da transição de estados.
Prof. Felipe Gonçalves Serrenho 
A tabela característica pode ser reescrita introduzindo a variável do estado atual na tabela:
S R Ação
0 0 hold
0 1 0 reset
1 0 1 set
1 1 X proibido
Tabela 4 - Tabela característica do latch SR em função do estado atual.
Prof. Felipe Gonçalves Serrenho 
Atenção
A designação desse latch “SR” é originada das funções dos seus pinos de entrada: Set (S) e Reset (R).
Esse dispositivo também é chamado de célula binária e flip-flop RS básico. 
Podemos incluir uma entrada habilitadora (Enable) no latch SR. Quando o Enable estiver ativo, o circuito deve
se comportar como um latch normalmente. Caso contrário, ele deve manter o estado atual (hold)
independente das entradas.
Para implementar a entrada habilitadora, podemos utilizar portas NAND de forma que caso o Enable
seja 0 (En = 0), as entradas SR são “anuladas” (circuito deve-se comportar da mesma forma que
quando SR = 00), e assim efetuar o hold.
A seguir, temos o esquema do latch SR com entrada habilitadora baseado no circuito da Figura 4.
Figura 5 - Latch SR com Enable.
Dica
Note que, se En = 0, então o circuito se comportará como se as entradas R e S fossem 0 independente
dos seus estados reais. 
A tabela característica do latch SR com entrada habilitadora é:
En S R Ação
0 X X hold
1 0 0 hold
1 0 1 0 reset
1 1 0 1 set
1 1 1 X proibido
Tabela 5: Tabela característica do latch SR com Enable.
Prof. Felipe Gonçalves Serrenho
E a representação do latch SR com e sem a entrada habilitadora são:
Figura 6 - Representação do latch SR sem e com entrada de habilitação.
O funcionamento do Latch SR
Entenda melhor como funciona o Latch SR no vídeo a seguir:
Conteúdo interativo
Acesse a versão digital para assistir ao vídeo.
Latch D
O latch D é utilizado para armazenar variáveis booleanas.
Saiba mais
O nome desse dispositivo se origina de data (dados, em inglês), já que armazenar informação (dados) é
a sua principal aplicação. 
O latch D tem apenas uma entrada de dados, D, e uma entrada habilitadora, (En), quando a entrada
habilitadora está ativa, a saída copia a entrada (load). Caso contrário, a saída se mantém com o estado atual
(hold).
Dica
Para implementar o latch D, podemos utilizar o latch RS como base, basta unir as entradas com um
inversor. 
O esquema do latch D, a simbologia e sua tabela característica são:
Figura 7- Latch D.
Figura 8 - Representação do latch D.
En Ação
0 hold
1 D load
Tabela 6 - Tabela característica latch D.
Prof. Felipe Gonçalves Serrenho
Exemplo
Determine a saída Q quando aplicado o seguinte sinal a um latch D, com Enable ativado em nível alto.
Chave de resposta
Quando En = 0 a saída não se altera, quando En = 1, Q = D. Na figura abaixo, primeiro identificamos as
regiões em que a saída não pode ser alterada (regiões sombreadas), a seguir, basta copiar a entrada D nos
demais momentos:
Formação de uma treliça simples a partir do elemento básico ABC.
Verificando o aprendizado
Questão 1
Dado que o estado atual de um latch é 0, qual deve ser a entrada para que seja :
A
B
C
D
E
A alternativa E está correta.
Para que seja , podemos realizar uma operação de hold ou reset, assim:
S R Ação
0 0 hold
0 1 reset
 
Logo, a entrada SR deve ter e R pode ser tanto 0 quanto 1.
Portanto, para que seja devemos ter .
Questão 2
Um latch SR possui entrada habilitadora que fica ativa em nível alto. Qual a saída Q desse latch nos instantes 
 e , respectivamente:
Tempo S R En
0 1 0
0 1 1
1 0 1
1 0 0
0 1 0
0 0 0
0
1 1
0 0 1
 
A
0, 0 e 0
B
0, 1 e 0
C
0, 1 e 1
D
1, 0 e 0
E
1, 1 e 1
A alternativa B está correta.
Em , a entrada habilitadora está ativada e SR (reset), .
Em , a entrada habilitadora está desativada, a última vez que ela esteve ativa antes de foi em . Em
 10 (set), assim, . Como de a a saída não pode mudar , em temos 
.
Em , a entrada habilitadora está ativada e (hold), olhamos para , 
.
Assim, a sequência pedida é 0,1 e 0 .
2. Flip-flops D, SR, JK e T
Introdução
Os latches podem mudar de estado a qualquer momento, desde que a entrada habilitadora (se houver) esteja
ativada, o que dependendo do dispositivo pode ser em nível alto ou baixo. Chamamos esse tipo de circuito de
acionado por nível. Neles, desde que a entrada habilitadora esteja ativada, a saída pode mudar a qualquer
momento de acordo com as entradas.
 
Agora estudaremos circuitos em que a saída só pode mudar em momentos bastante específicos.
Nos flip-flops, a saída só pode ser alterada quando o sinal de relógio (clock) faz uma transição,
podendo ser de subida (do nível baixo para nível alto, ) ou descida ( ) dependendo do
flip-flop.
Flip-flop D
O flip-flop D pode ser construído com dois latches D ligados na configuração Mestre-Escravo, conforme o
esquema a seguir:
Figura 9 – Flip-flop D.
Nessa configuração, o latch D à esquerda é dito mestre, pois ele controla a entrada do latch escravo (à
direita).
 
Agora vamos analisar o funcionamento desse circuito em um ciclo do sinal , conhecido como relógio (clock):
clock em nível baixo
Quando o clock está em nível baixo, o latch
mestre está ativo e é igual à entrada 
do circuito. Nessa situação, o latch escravo
está desativado e a saída do circuito não é
modificada.
clock em nível alto
Quando o clock realiza a transição para o nível
alto, o latch mestre é desativado e fica em
hold. Por sua vez, o latch escravo é habilitado e
sua saída copia o estado de .
Dessa forma, a cada ciclo do clock o estado da saída só pode ser modificado uma vez, quando ocorre a
transição do sinal do clock do nível baixo para o nível alto (bordo de subida). Observe o diagrama de sinais do
flip-flop D abaixo:
Figura 10 - Diagrama de sinais de um flip-flop D.
A área hachurada, no início, indica que não temos como saber o estado inicial do flip-flop.
Dica
Observe que a cada bordo de subida do relógio copia o sinal D, ou seja, o que interessa ao flip-flop é o
estado da entrada no momento do bordo de subida do relógio. 
É muito comum adicionar aos flip-flops as entradas de preset e clear, que são sinais assíncronos, o que
significa que eles podem modificar a saída independentemente do sinal do relógio.
Os sinais de Clear e Preset podem ser utilizados em todos os flip-flops que veremos neste módulo.
Usualmente, as entradas de preset e clear são ativadas com o nível lógico baixo, conforme indicado na
representação do flip-flop D:
Figura 11 - Representação do flip-flop D com e sem preset e clear.
Na representação de flip-flops, utilizamos esse triângulo na entrada do relógio, tal marcação indica que essa
porta do dispositivo é sensível a bordo e não ao nível do sinal.
clear 
Quando a entrada de clear é ativada, ela faz
o sinal da saída ir para o nível lógico baixo, Q
= 0.
preset 
O preset faz justamente o oposto, ao
ser ativada, força a saída a ir para o
nível lógico alto, Q = 1.
Dica
Buscar esse sinal é uma maneira efetiva de identificar se o dispositivo é um latch ou um flip-flop. 
Os flip-flops podem ser atualizados no bordo subida ou no de descida. Para representar uma entrada de
relógio sensível ao bordo de descida, utilizamos similar à de quando o sinal é ativado em nível baixo:
Figura 12 - Sinal ativado a) no bordo de subida b) no bordo de descida.
Podemos montar a seguinte tabela característica para um flip-flop D com a entrada de clock ativada no bordo
de subida:
Tabela 7 - Tabela característica do flip-flop D.
Como a atuação das entradas de preset, clear e clock são independentes do tipo do flip-flop utilizado, é
comum que elas sejam omitidas da tabela característica. 
Atenção
Sempre que a tabela se refere a um flip-flop, é subentendido que a transição para o estado previsto na
coluna só ocorre no bordo apropriado do sinal do relógio. 
Flip-flop SR
O flip-flop SR pode ser montado utilizando dois latches SR na configuração Mestre-Escravo de forma similar
ao que foi feito para o latch D (figura 13).
Figura 13 - Flip-flop SR.
Note que, se a entrada no latch SR mestre no momento do bordo de subida for ou 01 , então 
 reproduzirá o sinal de entrada para o latch escravo, fazendo o set ou o clear.
 
Caso , então manterá o último comando realizado, seja ele de set ou clear.
O circuito manterá o último estado realizado, ou seja, o flip-flop realizará o hold.
Como o caso SR = 11 é uma indeterminação para o latch SR, essa entrada continua sendo "proibida" para o
flip-flop SR.
0 símbolo do flip-flop SR e a sua tabela característica resumida são:
Figura 14 - Representação do flip-flop SR.
S R Ação
0 0 hold
0 1 0 reset
1 0 1 set
1 1 X proibido
Tabela 8 - Tabela característica resumida do flip-flop SR
Prof. Felipe Gonçalves Serrenho
Flip-flop JK
O flip-flop SR possui uma combinação de entrada não utilizada (SR = 11).
 
O flip-flop JK é baseado no flip-flop SR, tendo a mesma resposta para todas as combinações válidas para o
flip-flop SR e, quando as duas entradas estão em nível alto, ele inverte a saída, o que é chamado de toggle.
 
O flip-flop JK pode ser obtido a partir do flip-flop SR da seguinte forma:
Figura 15 - Flip-flop JK.
Para analisar o comportamento do circuito proposto na Figura 15, montaremos a tabela verdade.
 
Por clareza, vamos omitir o sinal do relógio; lembre-se de que as transições na saída do flip-flop da figura só
ocorrem no bordo de subida do relógio. Também consideraremos que e são sempre opostos, como em
todos os casos válidos do flip-flop SR.
J K
0 0 0 1 0 0
0 0 1 0 0 0
0 1 0 1 0 0
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 0 0
1 1 0 1 1 0
1 1 1 0 0 1
Tabela 9 - Tabela verdade flip-flop JK.
Prof. Felipe Gonçalves Serrenho
Escrevendo a tabela verdade em função do estado atual :
J K Ação
0 0 hold
0 1 0 clear
1 0 1 set
1 1 toggle
Tabela 10 - Tabela verdade flip-flop JK em função do estado atual.
Prof. Felipe Gonçalves Serrenho
A simbologia utilizada para representar o flip-flop JK é:
Figura 16 - Simbologia do flip-flop JK com e sem preset e clear.
Exemplo
Determine quais devem ser as entradas para que o flip-flop JK execute as seguintes transições:
 
Chave de resposta
 : ações possíveis hold ou clear , logo 
 : ações possíveis set ( ) ou toggle , logo 
 : ações possíveis clear ou toggle , logo 
 : ações possíveis hold ou set , logo 
Logo:
• 
• 
• 
• 
J K
0 X
1 X
X 1
X 0
 
Essa tabela é chamada de tabela de excitação.
O funcionamento do flip-flop JK
Veja a explicação sobre o funcionamento do Latch SR no vídeo a seguir:
Conteúdo interativo
Acesse a versão digital para assistir ao vídeo.
Flip-flop T
O flip-flop T possui apenas uma entrada e, se ela estiver ativa ao ocorrer a transição adequada do relógio, a
saída inverte seu estado (toggle, por isso que esse flip-flop é identificado pela letra “T”).
Atenção
Se a entrada estiver desativada, o circuito mantém o estado atual (hold). 
Para implementar o flip-flop T podemos utilizar um flip-flop JK com suas entradas em curto:
Figura 17 - Flip-flop T.
Repare que se , então e o circuito faz um toggle . Se , e o
circuito faz um hold .
 
A simbologia utilizada para representar o flip-flop T é:
Figura 18 - Representação do flip-flop T.
Verificando o aprendizado
Questão 1
Para fazer um flip-flop D a partir de um flip-flop JK, qual deve ser a função booleana das entradas J e K:
A
 e 
B
 e 
C
 e 
D
 e 
E
 e 
A alternativa C está correta.
Se , a saída deve ser 1 independente do estado atual, ou seja, deve ser feito um set ( ).
Se , a saída deve ser independente do estado atual, ou seja, deve ser
feito um clear ( 
 ).
Logo, podemos fazer: e 
Questão 2
Um flip-flop T possui entradas de preset e clear ativadas em nível baixo e entrada de clock sensível a bordo
de subida. Dado que o bordo de subida ocorre nos instantes especificados na tabela abaixo, qual o valor de Q
desse flip-flop imediatamente após os instantes , e respectivamente:
Tempo T preset Clear
1 1 1
0 0 1
1 1 1
1 1 0
1 1 1
 
A
010
B
111
C
101
D
110
E
001
A alternativa C está correta.
No instante , o preset está ativado, logo Q = 1;
No instante , o clear está ativado, logo ;
No instante , o preset e o clear estão desativados , logo, o Q será invertido em relação a saída
após o instante , logo Q .
Então, a sequência pedida é 101.
3. Conclusão
Considerações finais
Neste conteúdo, aprendemos sobre os principais tipos de latches e flip-flops, os blocos fundamentais que
serão utilizados para construir os circuitos sequenciais mais complexos.
 
Saber diferenciar dispositivos acionados por nível e por bordo, e as tabelas características de cada um dos
tipos de latches e flip-flops é fundamental para avançar nos seus estudos sobre a Eletrônica Digital. Tente
associar o nome dos dispositivos às suas funções para facilitar a memorização.
Podcast
Para encerrar, ouça sobre Flip-flops.
Conteúdo interativo
Acesse a versão digital para ouvir o áudio.
Explore+
Para saber mais sobre os assuntos tratados neste tema, leia:
 
Seção 6.5 do livro Eletrônica Digital 2 ed, Editora: Mz, 2007, de Alexandre Mendonça e Ricardo
Zelenovsky. O retardo e suas implicações.
Referências
CAPUANO, F. G. Sistemas digitais: circuitos combinacionais e sequenciais. 1 ed. Érica, 2014.
 
MENDONÇA, A.; ZELENOVSKY, R. Eletrônica Digital: Curso Prático e Exercícios, 2 ed. MZ Editora, 2007.
• 
	Flip-flops
	1. Itens iniciais
	Propósito
	Objetivos
	Introdução
	Exemplo
	Flip-flops
	Conteúdo interativo
	1. Latches SR e D
	Latch SR
	Dica
	Atenção
	Atenção
	Exemplo
	Atenção
	Dica
	O funcionamento do Latch SR
	Conteúdo interativo
	Latch D
	Saiba mais
	Dica
	Exemplo
	Verificando o aprendizado
	Questão 2
	2. Flip-flops D, SR, JK e T
	Introdução
	Flip-flop D
	clock em nível baixo
	clock em nível alto
	Dica
	Dica
	Atenção
	Flip-flop SR
	Flip-flop JK
	Exemplo
	O funcionamento do flip-flop JK
	Conteúdo interativo
	Flip-flop T
	Atenção
	Verificando o aprendizado
	Questão 2
	3. Conclusão
	Considerações finais
	Podcast
	Conteúdo interativo
	Explore+
	Referências