Grátis: Um Flip-flop tem funcionamento muito semelhante a um Latch, mas tem uma diferença fundamental. Essa diferença é que transições nas saídas do Flip-f... – Questões Respondidas

Eletrônica Digital

Outros

Um Flip-flop tem funcionamento muito semelhante a um Latch, mas tem uma diferença fundamental. Essa diferença é que transições nas saídas do Flip-flop só poderão ocorrer na borda de subida ou na borda de descida do sinal de clock aplicado. Portanto, os Flip-flops são circuitos que possuem funcionamento de forma síncrona, ou sincronizada com a transição do pulso de clock.
Considerando a tabela verdade do Flip-flop JK, sensível à borda de descida, e diagrama de formas de onda apresentado, associe os itens, utilizando código a seguir: Primeira descida do pulso de clock. II- Segunda descida do pulso de clock. III- Terceira descida do pulso de clock. IV- Quarta descida do pulso de clock.
Entradas J=0 e K=1 levando a saída Q para nível lógico 0 (força nível 0 na saída, ou Reset).
( ) Entradas J=0 e K=0 mantendo a saída Q no nível lógico 1 (mesmo nível anterior, ou memória).
( ) Entradas J=1 e K=0 levando a saída Q para nível lógico 1 (força nível 1 na saída, ou Set).
( ) Entradas J=1 e K=1 levando a saída Q para o nível lógico 1 (inverso ao nível anterior, ou inversão).
A IV - III - II I.
B I II III IV.
C II IV I III.
D III II IV I.

Desafios para Aprender

há 17 horas

Desafios para Aprender

há 17 horas

avaliação objetiva final eletronica

Uniasselvi

Respostas

Ed

há 17 horas

Vamos analisar cada situação com base nas entradas J e K e o comportamento do Flip-flop JK sensível à borda de descida do clock: - J=0, K=1: saída Q vai para 0 (Reset). - J=0, K=0: saída Q mantém o valor anterior (memória). - J=1, K=0: saída Q vai para 1 (Set). - J=1, K=1: saída Q inverte o valor anterior (toggle). Agora, associando as descidas do clock com as ações: I - Primeira descida do clock: J=0, K=1 → Q=0 (Reset) II - Segunda descida do clock: J=0, K=0 → Q mantém (memória) III - Terceira descida do clock: J=1, K=0 → Q=1 (Set) IV - Quarta descida do clock: J=1, K=1 → Q inverte (toggle) Portanto, a sequência correta é: IV - III - II - I corresponde a: ( ) J=0, K=0 → memória (II) ( ) J=1, K=0 → Set (III) ( ) J=1, K=1 → inversão (IV) ( ) J=0, K=1 → Reset (I) A alternativa que apresenta essa sequência é a letra A: IV - III - II - I.

Essa resposta te ajudou?

0

0

Ainda com dúvidas?

Envie uma pergunta e tenha sua dúvida de estudo respondida!

Essa pergunta também está no material:

avaliação objetiva final eletronica

Uniasselvi

Mais perguntas desse material

3 de Karnaugh é um método muito eficiente para simplificação de expressões booleanas. Ele utiliza a tabela verdade do sistema lógico, porém disposta em forma de mapas específicos, que variam conforme a quantidade de variáveis de entrada do sistema. Podem existir sistemas que tenham algumas situações de entradas que causam saídas irrelevantes, gerando as chamadas condições irrelevantes.
Considerando mapa de Karnaugh os três agrupamentos apresentados, classifique V para as sentenças verdadeiras e F para as falsas:
A solução pode ser expressa por S = AB + (A.D)
( ) A solução pode ser expressa por (A.D) + AB
( ) A solução pode ser expressa por (A.B)
( ) A solução pode ser expressa por (A.B) + AD
A V-F-V-F.
B F-F-V-V.
C V-V-F-F.
D F-V-F-V.

Para o projeto de circuitos lógicos digitais, são muito utilizados os mapas de Karnaugh, cujo objetivo é fazer a simplificação de expressões Booleanas de uma forma simples, rápida e confiável. Os valores da tabela verdade do circuito são inseridos no mapa de Karnaugh específico, definido conforme a quantidade de variáveis de entrada do circuito. Num projeto de circuito lógico digital, pode existir uma situação chamada de condições irrelevantes.
Sobre o tema condições irrelevantes, analise as seguintes sentenças:
I- Quando alguma condição de valores das entradas não gera uma condição específica da saída (1 ou 0), o valor da saída é considerado como X (irrelevante).
II- As condições de entrada que geram saída com valor X (irrelevante) não devem ser transportadas para o mapa de Karnaugh, porque não servem para nada.
III- Quando existir no mapa de Karnaugh valores X, eles podem ser agrupados com os valores 1 (um) para obter agrupamentos maiores no mapa.
IV- Os valores X que estejam no mapa de Karnaugh precisam, todos, serem agrupados, porque não pode sobrar nenhum valor X sem agrupamento.
A As sentenças II e III estão corretas.
B As sentenças I e III estão corretas.
C As sentenças II e IV estão corretas.
D As sentenças I e IV estão corretas.

Na prática, as portas lógicas digitais são implementadas em dispositivos chamados circuitos integrados. Para isso, podem ser utilizadas algumas tecnologias distintas, gerando as chamadas famílias lógicas. As duas famílias lógicas mais conhecidas são a TTL e a CMOS, que possuem estruturas internas e características técnicas diferentes. Uma das características técnicas importantes das famílias lógicas é o Fan-out.
Com relação ao conceito de Fan-out, assinale a alternativa CORRETA:
A Fan-out é o parâmetro que determina a quantidade mínima de entradas de portas lógicas que podem ser ligadas numa mesma saída, considerando portas da mesma família lógica digital.
B Fan-out é o parâmetro que determina a quantidade máxima de entradas de portas lógicas que podem ser ligadas numa mesma saída, considerando portas da mesma família lógica digital.
C Fan-out é o parâmetro que determina a quantidade máxima de saídas de portas lógicas que podem ser ligadas numa mesma entrada, considerando portas da mesma família lógica digital.
D Fan-out é o parâmetro que determina a quantidade mínima de saídas de portas lógicas que podem ser ligadas numa mesma entrada, considerando portas da mesma família lógica digital.

As operações ou funções lógicas propostas pela álgebra booleana são implementadas na prática através da utilização das Portas Lógicas, que são elementos da Eletrônica Digital. As portas lógicas secundárias são aquelas que desempenham as funções lógicas NAND, NOR, XOR e XNOR.
Considerando as portas lógicas secundárias, associe os itens, utilizando o código a seguir: I- Porta lógica NAND (NE). II- Porta lógica NOR (NOU). III- Porta lógica XOR (XOU). IV- Porta lógica XNOR (XNOU).
( ) A saída dessa porta lógica terá nível lógico (zero) se pelo menos uma das entradas tiver nível lógico 1.
( ) A saída dessa porta lógica terá nível lógico 1 (um) quando as duas entradas tiverem os seus valores lógicos iguais.
( ) A saída dessa porta lógica terá nível lógico 1 (um) quando as duas entradas tiverem os seus valores lógicos diferentes.
( ) A saída dessa porta lógica terá nível lógico 1 (um) se pelo menos uma das entradas tiver nível lógico 0.
A II - III - IV - I.
B I IV III II.
C I III IV - II.
D II IV - III I.

Na área da computação, as operações aritméticas com números binários desempenham um papel fundamental e têm uma ampla gama de aplicações, abrangendo desde cálculos matemáticos até o funcionamento de sistemas digitais. sistema binário, que utiliza apenas os algarismos e 1, possui regras distintas das operações realizadas com números decimais. Para evitar erros e assegurar a precisão dos resultados, é essencial possuir um sólido conhecimento das regras e dos procedimentos envolvidos nessas operações.
Com relação às operações aritméticas com números binários, classifique V para as sentenças verdadeiras e F para as falsas:
A soma de dois números binários sempre resulta em um número binário.
A subtração de dois números binários sempre resulta em um número binário.
A multiplicação de dois números binários sempre resulta em um número binário.
A divisão de dois números binários sempre resulta em um número binário, somente divisão exata.
A V-F-F-V.
B F-F-F-V.
C V-F-V-V.
D V-V-V-F.