Flip Flop

Prévia do material em texto

Sistemas Digitais 
Módulo 10 
Circuitos Sequenciais: Latches e Flip-Flops 
Graduação em Sistemas de Informação 
Disciplina: Sistemas Digitais 
Prof. Dr. Daniel A. Furtado 
Universidade Federal de Uberlândia 
Faculdade de Computação 
Prof. Daniel A. Furtado 
Circuito Combinacional vs Sequencial 
 Circuito combinacional. O valor da saída do circuito depende 
somente do valor de sua entrada atual. 
• Um circuito combinacional não possui memória; 
• Exemplos: todos os circuitos estudados até o momento. 
 Circuito sequencial. A saída depende não apenas da entrada 
atual, mas também de entradas anteriores; 
• Efeito memória. 
 
Prof. Daniel A. Furtado 
Flip-Flops – Introdução 
 Um flip-flop é um circuito lógico sequencial que possui 
dois estados estáveis e pode ser utilizado como uma 
memória de 1 bit; 
 Os flips-flops podem ter funcionamento assíncrono ou 
síncrono (que utilizam clocks); 
 Quando o flip-flop não utiliza um clock, ele é comumente 
denominado latch (ou flip-flop simples); 
 Devido ao seu comportamento, um flip-flop também é 
denominado de multivibrador biestável. 
Prof. Daniel A. Furtado 
Latch S-R 
 Um latch S-R é um circuito lógico que possui duas entradas, 
denominadas S e R (Set e Reset), e duas saídas com níveis 
lógicos complementares, comumente denominadas 𝐐 e 𝐐 ; 
 A entrada S, quando ativada, faz com que a saída Q vá para 1 
(operação Set); 
 Já a entrada R, quando ativada, faz com que a saída Q vá para 
0 (operação Reset); 
 Em um latch S-R não é permitida a ativação de R e S 
simultaneamente; 
 O estado das saídas não é alterado quando ambos R e S estão 
desativados; 
Prof. Daniel A. Furtado 
Latch S-R com portas NOR 
 
Prof. Daniel A. Furtado 
R (reset) 
S (set) 
Q 
Q 
𝐒 𝐑 𝐐𝐧𝐞𝐱𝐭 Ação 
0 0 Q Mantém o estado 
das saídas 
0 1 0 Limpa a saída Q 
(Reset) 
1 0 1 Ativa a saída Q 
(Set) 
1 1 X Não permitido 
• 𝑅 = 𝑆 = 0 é o estado de repouso 
do latch (as saídas permanecem 
com seus valores atuais); 
• 𝑅 = 𝑆 = 1 é uma entrada não 
permitida, uma vez que levaria as 
saídas para um estado 
inconsistente (com Q e Q ambos 
iguais a 0). 
Latch S-R com portas NOR 
 
Prof. Daniel A. Furtado 
Representação de um Flip-Flop (FF) 
 Representação genérica de um FF 
 
 
 
 
 
 Representação de um Latch S-R com portas NOR 
Prof. Daniel A. Furtado 
Saídas possíveis: 
ou 
Latch S-R com portas NAND 
 Ao contrário de um latch com portas NOR, um latch com portas 
NAND está em estado de repouso (saídas inalteradas) quando 
ambas as entradas estão em nível alto; 
 As operações Set e Reset são efetuadas quando as respectivas 
entradas recebem o valor lógico 0; 
Prof. Daniel A. Furtado 
Latch S-R com portas NAND 
 Quando ambas as entradas são iguais a 1, o estado 
das saídas permanece igual ao estado anterior. 
Prof. Daniel A. Furtado 
Latch S-R com portas NAND 
 Um valor baixo (0) na entrada S faz com que a saída Q vá para 1; 
Prof. Daniel A. Furtado 
Latch S-R com portas NAND 
 Um valor baixo (0) na entrada R faz com que a saída Q vá para 0; 
Prof. Daniel A. Furtado 
Representação Equivalente de um Latch S-R NAND 
 Uma porta NAND é equivalente a uma porta OR com dois 
inversores nas entradas (De Morgan); 
Prof. Daniel A. Furtado 
Latch S-R NAND 
Obtendo a forma de onda na saída Q 
Prof. Daniel A. Furtado 
Sinais de Clock 
 Há diversas situações em que os circuitos lógicos precisam operar de 
maneira sincronizada; 
 Para esses casos, utiliza-se comumente um sinal especial de controle e 
sincronia, que é denominado sinal de clock (relógio); 
 Um sinal de clock é caracterizado por uma variação regular entre dois 
estados e é frequentemente representado como uma sequência de pulsos 
retangulares (onda quadrada): 
Prof. Daniel A. Furtado 
Pulsos Digitais 
Prof. Daniel A. Furtado 
(ou positiva) (ou negativa) 
 Embora o sinal de clock seja comumente representado por uma onda 
quadrada, na realidade a transição de um estado para outro não ocorre 
instantaneamente. Isto é ilustrado a seguir. 
Flip-Flops com Clock 
 As entradas de controle não terão efeito sobre a saída 𝑄, até 
que uma transição de ativação do clock ocorra. Por isso, elas 
são denominadas entradas de controle síncronas; 
 
Prof. Daniel A. Furtado 
Flip-Flop S-R com Clock 
Prof. Daniel A. Furtado 
Flip-Flop S-R com Clock 
 Flip-flop S-R com clock disparado apenas nas bordas 
de descida do clock 
Prof. Daniel A. Furtado 
Circuito Interno de um flip-flop S-R com Clock 
 
Prof. Daniel A. Furtado 
Flip-Flop J-K com Clock 
 As entradas 𝐽 e 𝐾 de um flip-flop J-K com clock 
controlam a sua saída 𝑄 de maneira semelhante ao 
flip-flop S-R; 
 Entretanto, a entrada 𝐽 = 𝐾 = 1 não causa uma 
saída Q ambígua, mas sim uma inversão de seu valor; 
 Quando 𝐽 = 𝐾 = 1, o flip-flop é dito estar em modo 
de comutação, e o estado lógico das saídas mudará 
para cada borda de ativação do clock; 
Prof. Daniel A. Furtado 
Flip-Flop J-K com Clock 
Prof. Daniel A. Furtado 
Circuito Interno de um flip-flop J-K 
Veja o flip flop JK operando em modo de comutação no vídeo a seguir: 
https://www.youtube.com/watch?v=mRxgSohn7PU 
 
Prof. Daniel A. Furtado 
https://www.youtube.com/watch?v=mRxgSohn7PU
https://www.youtube.com/watch?v=mRxgSohn7PU
Exercício 1 
 Aplique as formas de onda J, K e CLK mostradas a seguir no 
flip-flop JK e determine a forma de onda da saída 𝑄. 
Considere inicialmente 𝑄 = 0. 
 
Prof. Daniel A. Furtado 
Q 
Q 
Flip-Flop D com Clock 
 Um flip-flop tipo D pode ser obtido a partir de um flip-flop J-K com as 
entradas interligadas por uma porta inversora; 
 Como resultado, o nível lógico da entrada D é “transferido” para a saída Q 
a cada borda de ativação do clock; 
 Dessa forma, o FF tipo D pode ser convenientemente utilizado como um 
dispositivo de memória de 1 bit; 
 
 
Prof. Daniel A. Furtado 
Flip-Flop D com Clock 
Prof. Daniel A. Furtado 
Circuito detector de borda 
 
 
 
 
 
 
 
 
 E se o circuito detector de borda não fosse utilizado? Qual 
seria o efeito de um pulso longo do clock? 
Prof. Daniel A. Furtado 
Circuito detector de borda 
 
Prof. Daniel A. Furtado 
Flip-Flop J-K Mestre-Escravo 
 Veja explicação detalhada em: 
http://www.electronics-tutorials.ws/sequential/seq_2.html 
Prof. Daniel A. Furtado 
Mestre Escravo 
http://www.electronics-tutorials.ws/sequential/seq_2.html
http://www.electronics-tutorials.ws/sequential/seq_2.html
http://www.electronics-tutorials.ws/sequential/seq_2.html
Flip-Flop J-K Mestre-Escravo 
 Veja explicação detalhada em: 
http://www.electronics-tutorials.ws/sequential/seq_2.html 
Prof. Daniel A. Furtado 
Mestre Escravo 
J 
K 
CLK 
Q 
Q 
𝑄𝑀 
𝑄 𝑀 
http://www.electronics-tutorials.ws/sequential/seq_2.html
http://www.electronics-tutorials.ws/sequential/seq_2.html
http://www.electronics-tutorials.ws/sequential/seq_2.html
Flip-flops com entradas assíncronas 
 As entradas S, R, J, K e D dos flip-flops com clock estudados 
até o momento são denominadas entradas de controle 
síncronas, pois seu efeito na saída do FF é sincronizado com a 
entrada CLK; 
 Alguns flip-flops também possuem entradas que operam 
independentemente das entradas síncronas e do clock. Elas 
são denominadas entradas assíncronas; 
 Tais entradas podem ser usadas para colocar o FF no estado 1 
ou 0 em qualquer instante, independentemente das condições 
das outras entradas. 
Prof. Daniel A. Furtado 
Flip-flop J-K com entradas assíncronas 
 Entrada 𝑃𝑅𝐸𝑆𝐸𝑇: quando em nível baixo, altera a saída Q 
para 1, independentemente das entradas CLK, J e K; 
 Entrada 𝐶𝐿𝐸𝐴𝑅: quando em nível baixo, altera a saída Q para 
0, independentemente das entradas CLK, J e K. 
Prof. Daniel A. Furtado 
Flip-flop S-R com entradas assíncronas 
 
Prof. Daniel A. Furtado 
𝑃𝑅𝐸𝑆𝐸𝑇 
𝐶𝐿𝐸𝐴𝑅 
Exercício 2 
 Aplique as formas de onda ilustradas a seguir no flip-flop 
JKfornecido e obtenha a forma de onda na saída Q. 
 
Prof. Daniel A. Furtado 
Q 
1 
0 
Exercício 2 (resposta) 
Prof. Daniel A. Furtado 
Latch D 
 O latch D tem funcionamento semelhante ao flip-flop D, porém utiliza um 
sinal de habilitação (EN) ao invés de um sinal de clock. Devido ao seu 
comportamento, também é denominado latch transparente (verificar!) 
Prof. Daniel A. Furtado 
Flip-flop T 
 Um flip-flop tipo T pode ser obtido a partir de um flip-flop J-K 
com as entradas J e K interligadas (sem um inversor); 
 
 
 
 
 
 
 
 Observe que quando 𝑇 = 0, o flip-flop mantém em suas saídas o 
estado anterior; e quando 𝑇 = 1, o flip-flop opera em modo de 
comutação, invertendo as saídas a cada subida do clock; 
Prof. Daniel A. Furtado 
Flip-flop T sensível à borda de subida do clock 
Aplicações com Flip-Flops 
Prof. Daniel A. Furtado 
Registrador de Armazenamento 
 Um único flip-flop pode ser utilizado para armazenar um único bit de 
dados: um dos estados das saídas representa o “0” e o outro estado 
representa o “1”; 
 Entretanto, uma combinação de dois ou mais flip-flops pode ser 
utilizada para armazenar uma coleção de bits; 
 O dispositivo resultante dessa combinação de flip-flops, com 
capacidade de armazenar um grupo de bits, forma o que 
denominamos de registrador de armazenamento. 
 
Prof. Daniel A. Furtado 
Registrador de Armazenamento 
 No diagrama acima, três flip-flops do tipo D foram utilizados para compor um registrador de 
armazenamento de 3 bits. Uma borda de descida do clock faz com que os valores X, Y e Z 
sejam enviados para as saídas dos flip-flops do registrador (armazenando, assim, os dados). 
Prof. Daniel A. Furtado 
Registrador de 
armazenamento 
de 3 bits 
Transferência Paralela de Dados 
 Além do armazenamento 
em si, pode-se realizar a 
transferência paralela de 
dados de um registrador 
para outro; 
 No diagrama à esquerda, 
a transferência dos dados 
seria realizada a cada 
borda de subida do sinal 
de clock ligado ao 
segundo registrador. 
 
 
Registrador X Registrador Y 
Transferência Serial de Dados 
Exemplo: 
Contador Assíncrono (Divisor de Frequência) 
J 
K 
Q0 
Q 0 
CLK CLK 
1 
1 
J 
K 
Q1 
Q 1 
CLK 
1 
1 
J 
K 
Q2 
Q 2 
CLK 
1 
1 
Q0 Q1 Q2 
Contador Assíncrono (Divisor de Frequência) 
J 
K 
Q0 
Q 0 
CLK CLK 
1 
1 
Q0 
J 
K 
Q1 
Q 1 
CLK 
1 
1 
Q1 
J 
K 
Q2 
Q 2 
CLK 
1 
1 
Q2 
Contador Assíncrono (Divisor de Frequência) 
J 
K 
Q0 
Q 0 
CLK CLK 
1 
1 
J 
K 
Q1 
Q 1 
CLK 
1 
1 
J 
K 
Q2 
Q 2 
CLK 
1 
1 
0 
0 
0 
1 
0 
0 
0 
1 
0 
1 
1 
0 
0 
0 
1 
1 
0 
1 
0 
1 
1 
1 
1 
1 
LSB 
MSB 
Q0 Q1 Q2 
Registrador de Deslocamento 
 O deslocamento de bits 
em um registrador tem 
diversas aplicações; 
 Uma delas é realizar a 
divisão ou multiplicação 
do número binário por 2; 
 Outra, é a transferência 
serial dos bits para outro 
registrador; 
Prof. Daniel A. Furtado 
Contador Assíncrono com FF sensível à borda de subida 
J 
K 
Q 
Q 
CLK 
J 
K 
Q 
Q 
CLK 
J 
K 
Q 
Q 
CLK 
J 
K 
Q 
Q 
CLK Sinal 
de clock 
𝑉𝐷𝐷 
Q0 Q1 Q2 Q3 
Referências e Recomendações 
 TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Sistemas 
Digitais: princípios e aplicações. 11.ed. São Paulo: 
Pearson Prentice Hall, 2011. 
• Leitura recomendada: páginas 175-181; 184-198;204-210 
 CAPUANO, F. G.; IDOETA, I. V. Elementos de 
Eletrônica Digital. 40.ed. São Paulo: Érica, 2008. 
• Leitura recomendada: páginas 242-244 
(FF J-K Mestre-escravo) 
Prof. Daniel A. Furtado