Questões 04

Prévia do material em texto

12/09/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291027/novo/1/53024 1/3
Questão 1/5 - Lógica Programável
Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando 
estrutura IF / ELSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por 
borda de subida ou descida.
 
No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite 
carregar um valor inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o 
reset é __________ e a carga de dados é ____________.
A opção abaixo que completa corretamente os espaços na ordem em que se apresentam é:
Nota: 20.0
A síncrono ; paralela síncrona
B assíncrono ; paralela assíncrona
C assíncrono ; paralela síncrona
D síncrono ; serial síncrona
E assíncrono ; serial síncrona
Questão 2/5 - Lógica Programável
Registradores de deslocamento em VHDL realizam a transferência de dados, podendo realizar 
conversões de dados em formato serial e paralelo.
Considerando o uso de vetores para descrever os dados, em um registrador de entrada serial e 
saída serial a operação que realiza o deslocamento de dados é:
Nota: 20.0
A divisão
B subtração
C multiplicação
D concatenação
Você acertou!
Rota4 – Tema3
Você acertou!
Rota4 – Tema4
12/09/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291027/novo/1/53024 2/3
E negação
Questão 3/5 - Lógica Programável
Sobre geradores de sinais em VHDL:
 
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) 
para sua implementação em código sequencial.
 
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código 
concorrente.
 
III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto 
enquanto o contador não chega em zero.
Está(ão) correta(s) apenas:
Nota: 20.0
A I e II
B I e III
C II e III
D II
E III
Questão 4/5 - Lógica Programável
Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na 
região de declarações, antes da palavra reservada BEGIN.
A classe de objetos utilizada para definir o número de endereços e armazenar os dados na 
memória ROM é:
Nota: 20.0
A VARIABLE
B CONSTANT
Você acertou!
Rota4 – Tema5
Você acertou!
12/09/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291027/novo/1/53024 3/3
C GENERIC
D SIGNAL
E FILE
Questão 5/5 - Lógica Programável
A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código 
sequencial.
Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu 
barramento de dados é:
Nota: 20.0
A IN
B OUT
C BIDIR
D INOUT
E BUFFER
Rota5 – Tema1
Você acertou!
Rota5 – Tema2