Transistor MOS Portas CMOS

Prévia do material em texto

Transistor MOS 
Portas CMOS 
Famílias Lógicas Aula 2
Circuitos Digitais
INF01058
Circuitos Digitais
Transistor MOS 
Silício Policristalino CONDUTOR
Óxido de Silício SiO2
Semicondutor Germânio ou
 Silício Monocristalino
Estruturas MOS
Óxido de Silício SiO2 ISOLANTE
Silício Monocristalino SEMICONDUTOR
Metal
Circuitos Digitais
N
N
N
P
Poli
Silício Policristalino
Óxido de Silício
SiO2
Silício Monocristalino
“Difusão N” Substrato P
corte
planta baixa
(semicondutor)
(isolante)
(condutor)
300µm
≈ 0.5µm
2 Tipos: 
• PMOS 
• NMOS
Transistor MOS 
Circuitos Digitais
N
N
N
“Difusão N”
Substrato P
planta baixa
Contato
Fonte DrenoGrade
corte
canal
S - source, fonte 
D - drain, dreno 
G - gate, grade
Transistor MOS 
Circuitos Digitais
NN
P
“Difusão N”
Fonte DrenoGrade= 0 V
canal “aberto”
NN
P
Fonte DrenoGrade = VCC
canal “fechado”
Funcionamento: através da 
carga colocada no gate 
(G), cargas de sentido 
oposto são atraídas para a 
interface com o óxido, 
formando o canal do 
transistor. Se estas cargas 
forem do mesmo tipo que 
as cargas presentes nas 
regiões de fonte (S) e 
d r e n o ( D ) , h a v e r á 
passagem de corrente (I) 
entre essas regiões através 
do canal do transistor.
Transistor NMOS
Transistor MOS 
Circuitos Digitais
Transistor NMOS
G = 0V
DS
Símbolo: S S
D
G
- - - N - - + + + + +
- - - - - - - - - - - - - 
Se G = 0V (‘0’) 
Chave aberta (off)
G = 5V
DS
+ + + + +
- - - - - - - - - - - - - 
Se G = 5V (‘1’) 
Chave fechada (on)
S
D
G
- - - N - - - - - N - - - - - N - - 
D
G
Substrato Tipo P Substrato Tipo P
Circuitos Digitais
Transistor PMOS
G = 5V
DS
Símbolo: S
D
G
+ + P + + + + P + +
+ + + + +
- - - - - - - - - - - - - 
Se G = 5V (‘1’) 
Chave aberta (off)
Se G = 0V (‘0’) 
Chave fechada (on)
S
D
G
S
D
G
G = 0V
DS
+ + P + + + + P + ++ + + + +
- - - - - - - - - - - - - 
Substrato Tipo N Substrato Tipo N
Circuitos Digitais
Portas Lógicas 
Circuitos CMOS Estáticos
E1 
E2 
E3
E1 
E2 
E3
VDD
VSS
S = f (E1,E2,E3)
Somente PMOS
Somente NMOS
pull up
pull down
As redes PUP (pull up) e PDN (pull down) são duais nas suas topologias.
De Morgan: A + B = A . B
=
AND = NAND + INV
•A lógica PMOS permite conectar o 
sinal de saída a Vcc (5V), ‘1’ lógico.
• A lógica NMOS permite conectar o 
sinal de saída a Gnd (0V), ‘0’ lógico.
• Sempre um dos caminhos, para Vcc 
ou Gnd, estão fechados para a saída, 
conectando a mesma a 5V ou 0V.
entradas
Circuitos Digitais
E S 
0 1 
1 0E S
S = 0V 
(S = ‘0’)
E = 5V 
(E = ‘1’)
S = 5V 
(S = ‘1’)
E = 0V 
(E = ‘0’)
INVERSOR CMOS
E S
GND
VCC
Portas Lógicas 
Circuitos Digitais
INVERSOR CMOS
• Equação:
S = E
E S
• Esquema Elétrico CMOS 
• Esquema Lógico:
• Tabela Verdade:
E S 
0 1 
1 0
Transistor P
Transistor N
ΔV
ΔV
E S0 1
1 
0
Terra (GND)
Vcc
Portas Lógicas 
Circuitos Digitais
NN
poço P
“Difusão N”
Fonte
massa
INVERSOR CMOS
PP
Substrato N
canal P canal NVCC
“Difusão P”
Portas Lógicas 
Circuitos Digitais
 LAYOUT DO
INVERSOR

C M O S
contatometal
Vcc
E
Difusão N
Terra
Polisilício
Difusão P
S = E
Saída
E S
GND
VCC
Portas Lógicas 
Circuitos Digitais
S = 0V
E1 E2 S 
 0 0 1 
 0 1 1 
 1 0 1 
 1 1 0
SE1 
E2
E1 E2
E1
E2
Dica: A SAÍDA É 0 
SOMENTE QUANDO 
TODAS AS 
ENTRADAS FOREM 1, 
CASO CONTRÁRIO 
HAVERÁ 1 NA SAÍDA. 
CONTRÁRIO DA 
PORTA ‘AND’.
Porta NAND CMOS
E1
S
E2
E1 E2
Circuitos Digitais
Porta NAND CMOS
• Equação Lógica:
A 
B
• Esquema Lógico :
• Esquema Elétrico:
S = A . B 
S
S
Vcc
Terra (GND)
A
B
Portas Lógicas 
Circuitos Digitais
LAYOUT DA 
NAND 

C M O S
contatometal
Vcc
E1
Difusão N
Terra
Polisilício
Difusão P
S = E1.E2
Saída
E2
Circuitos Digitais
Equação Booleana: S = E1 + E2 
 S = E1 + E2 + ... + En
Símbolo:
Tabela Verdade:
E1 E2 S 
 0 0 1 
 0 1 0 
 1 0 0 
 1 1 0
S
E1 
E2 
... 
En
E1 E2 ... En S 
 0 0 0 1 
 0 1 0 0 
 1 0 0 0 
 1 1 ... 1 0
Dica: A SAÍDA É 1 SOMENTE QUANDO TODAS AS ENTRADAS FOREM 0, CASO 
CONTRÁRIO HAVERÁ 0 NA SAÍDA. OU SEJA, 1 EM UMA DAS ENTRADAS JÁ GARANTE 0 
NA SAÍDA. CONTRÁRIO DA PORTA OR.
E1 
E2 
... 
En
S
Porta NOR CMOS 
Portas Lógicas 
Circuitos Digitais
Porta NOR CMOS 
• Equação:
S = A + B
• Esquema Lógico: 
A 
B
S
• Esquema Elétrico CMOS
VCC
S
Terra (GND)
A
B
Portas Lógicas 
Circuitos Digitais
Porta XOR (porta ‘OU Exclusivo’)
Equação Booleana: S = E1 ⊕ E2 
 S = E1 ⊕ E2 ⊕ ... ⊕ En
Símbolo:
Tabela Verdade:
E1 E2 S 
 0 0 0 
 0 1 1 
 1 0 1 
 1 1 0
S
E1 
E2 
... 
En
E1 E2 ... En S 
 0 0 0 0 
 0 1 1 0 
 1 0 0 1 
 1 1 ... 1 1
Dica: A SAÍDA É 1 SOMENTE QUANDO HOUVER UM NÚMERO ÍMPAR DE 
ENTRADAS COM VALOR 1.
Portas Lógicas 
Circuitos Digitais
XNOR (porta ‘Não OU Exclusivo’)
Equação Booleana: S = E1 ⊕ E2 
 S = E1 ⊕ E2 ⊕ ... ⊕ En
Símbolo:
Tabela Verdade:
E1 E2 S 
 0 0 1 
 0 1 0 
 1 0 0 
 1 1 1
S
E1 
E2 
... 
En
E1 E2 ... En S 
 0 0 0 1 
 0 1 1 1 
 1 0 0 0 
 1 1 ... 1 0
Dica: A SAÍDA É 1 SOMENTE QUANDO HOUVER UM NÚMERO PAR DE 
ENTRADAS COM VALOR 1. CONTRÁRIO DA PORTA XNOR.
E1 
E2 
... 
En
S
Portas Lógicas 
Portas Lógicas 
Circuitos Digitais
Porta NAND CMOS
S
Terra (GND)
B
VDD
A
D
B
A
C
C D
VDD
terra
S
A B C D
A
B SC
D
Circuitos Digitais
Portas CMOS Complexas 
SCCG (Static CMOS Complex Gate)
S
Terra (GND)
B
VCC
A
D
B
A
C
C
D
S = A + ( B .(C+D))
A
B
C 
D
S
Exemplo:
O funcionamento complementar das 
redes (P e N) é definido pela topologia 
dual das redes de “pull up” e de “pull 
down”.
Portas Lógicas 
Circuitos Digitais
Exercício
E1
S
E2
E1 E2
E3
E3
E1 E2 E3 
 0 0 0 
 0 0 1 
 0 1 0 
 0 1 1 
 1 0 0 
 1 0 1 
 1 1 0 
 1 1 1
S 
1 
0 
1 
0 
1 
0 
0 
0
E1
E2
E3
S
Portas Lógicas 
Circuitos Digitais
Portas CMOS Complexas 
SCCG (Static CMOS Complex Gate)
Exemplo: Funções com até 2 transistores em série 
Portas Lógicas 
Circuitos Digitais
Dimensionamento de Transistor MOS
R = ρ . L 
 W . T 
L
T
W
ρ
I
+ V -
R
+ V -I
Lei de Ohm:
I = V / R
Revisão de Resistência
G
DS
canal do transistor
S D
R
W ↑ : r ↓ , C ↑ 
L ↑ : r ↑ , C ↑
‘0’ ‘1’
R
r
S
D
G W 
L
Circuitos Digitais
Associação de Transistores
W 
L
Transistores em Paralelo
W 
L
2W 
L
“ON” ⇒ r / 2
C ⇒ 2.Crr
r / 2
Transistores em Série
* Mais de 4 transistores em série devem ser evitados !!!
W 
2L
W 
L
W 
L
2.r
C ⇒ 2.C
Ambos “ON” ⇒ 2.r 
Circuitos Digitais
E1
F
A B
E2
FA’
B’
Lógica com chaves NMOS
Rede 
de 
chaves 
NMOS
E1
E2
A
B
C
D
Transistores NSem consumo estático na rede de chaves. 
VG alto varia em função da lógica. 
O buffer regenera o sinal lógico.
G
VG
BUFFER
Portas Lógicas 
Circuitos Digitais
Chaves NMOS
E=5v
C=5v
CL
F
•VF está abaixo de VC para NMOS “ON” 
•VF não consegue atingir 5V, mas 5V –VTn 
• O transistor NMOS passa um ‘0’ forte 
(GND) e um ‘1’ fraco (VC - VTn)
Portas Lógicas 
Circuitos Digitais
Chaves CMOS
E
F
C = 5 V
C = 0 V
CL
OBS: o transistor PMOS passa um ‘0’ fraco e um ‘1’ forte
 o transistor NMOS passa um ‘0’ forte e um ‘1’ fraco
Desvantagem: A chave é controlada por C e C 
C
E F
Símbolos:
C
C
E F
Req de uma chave CMOS: cerca de 10 KΩ
Portas Lógicas 
Circuitos Digitais
Lógica com chaves CMOS
XNOR e XOR
A
B
Z
XNOR realizado com portas lógicas
XOR realizado com transistores de passagem
A
B
Z
B
B
B
M1
M2
M4
M3 A
Portas Lógicas 
Circuitos Digitais
Bipolar:
 RTL - Resistor - Transistor Logic 
 DTL - Diode - Transistor Logic 
 TTL - Transistor - Transistor Logic
 ECL - Emitter-Coupled Logic 
MOS METAL-OXIDO SEMICONDUTOR :
 NMOS
 CMOS 
Famílias Lógicas:
Circuitos Digitais
Qualquer entrada HIGH => transistor correspondente conduz => Vout = LOW 
Todas entradas LOW => nenhum T conduz => Vout = HIGH
A B C OUT 
L L L H 
L L H L 
L H L L 
: : : : 
H H H L 
NOR ( OR + NOT )
A 
B 
C
OUT
Resistor - Transistor Logic ( RTL )
Porta Básica
Q1
Q3Q2
R2R1
R0
Vcc
C 
B
A R3
Vout
Circuitos Digitais
Outro modo de encarar a porta:
A 
B 
C
 OUT
A
C
WIRED - AND
A + B + C = A . B . C ( DeMorgan)
B OUT
Circuitos Digitais
DIODE - TRANSISTOR LOGIC (DTL)
• D1, D2, R1 funcionam como uma porta AND 
• R2, Q1, R3 funcionam como um inversor
Z
X 
Y
X 
Y
Z NAND
R3 
2K
Vx
Vy
D1
D2 D3 D4
R1 
2K
R2 
20K
Q1
Vz
Vcc
Circuitos Digitais
Transistor - Transistor Logic (TTL)
Porta Básica - NAND
Q1
Vcc
R1 
4K
R2 
1,6K
R3 
130Ω
Q4
Q3
R4 
1K
D1
Q2
VB
VA
X 
Y
HIGH : 2,0 a 5,0 V 
LOW : 0 a 0,8 V 
Z
VD
VC
Circuitos Digitais
Famílias TTL
74 TRADICIONAL 
74 H HIGH-SPEED - diminuindo valores de resistências, diminui τ 
74 L LOW-POWER - aumenta valores de resistências, diminui corrente 
74 S SCHOTTKY - usa T não saturados, diminui tempos de chaveamento 
74 LS LOW-POWER SCHOTTKY 
74 AS ADVANCED SCHOTTKY - ainda mais rápidos 
74 ALSADVANCED LOW-POWER SCHOTTKY 
Tabela de 
Referência para 
NANDs de 
2 entradas
atraso 
propagação 
(ns) 
potência 
consumida 
(mW) 
74 
74 L 
74 H 
74 S 
74 LS 
74 AS 
74 ALS
9 
33 
6 
3 
9 
1,6 
5
10 
1 
22 
20 
2 
20 
1,3
Circuitos Digitais
Famílias MOS
Transistor de Depleção
Transistor N
E
Vcc
S
sempre ativo
resistência variávelInversor NMOS
- menor potência consumida que as famílias bipolares.
- maior densidade de integração (portas menores)
- apropriada para circuitos integrados VLSI
- delays de propagação maiores devido a maiores capacitâncias
 e resistências quando conduzindo
Circuitos Digitais
NAND NMOS
S
Vcc
A
B
NOR NMOS
S
A B
Vcc
O NMOS possui um consumo estático grande 
devido à queda de tensão no transistor de depleção 
(transistor de carga) quando a saída S= 0. 
Circuitos Digitais
Inversor CMOS
Transistor P
Transistor N
E
Vcc
S
Consumo de uma porta CMOS é muito menor do que consumo 
de uma porta NMOS pois a potência consumo é devido 
basicamente ao chaveamento (potência dinâmica). O consumo 
estático é muito pequeno. 
Circuitos Digitais
NAND CMOS
S
Vcc
A
B