Eletrônica Digital _ Lista_1

Prévia do material em texto

ENGC40 - Eletrônica Digital
1a Lista de Exerćıcios
Prof. Paulo Farias
1 de setembro de 2011
1. A Figura 1 mostra um circuito multiplicador que recebe dois números
binários x1x0 e y1y0 e gera a sáıda z3z2z1z0, que é igual ao produto dos
valores de entrada. Projete o circuito lógico, considerando que o multipli-
cador só trabalha com números naturais.
Figura 1: Multiplicador.
2. Na Figura 2 temos o circuito de decodificação de endereços usado por
um determinado microprocessador (MPU). Apesar de possuir 16 bits de
endereçamento, este microprocessador só está usando os oito bits mais
significativos para decodificar os dispositivos mostrados. O código do en-
dereço é aplicado ao circuito lógico, que gera os sinais de seleção RAM ,
ROM e I/O. Analise o circuito e identifique as faixas de endereços que
ativam os dispositivos representados.
Figura 2: Decodificação de endereços.
1
3. As formas de onda mostradas na Figura 3(a) são aplicadas ao circuito da
Figura 3(b). Considere que inicialmente Q = 0 e determine a forma de
onda da sáıda Q.
(a) Formas de onda. (b) Circuito.
Figura 3: Circuito sequencial.
4. Aplique as formas de onda J, K e CLK mostradas na Figura 4 a um FF
JK de transição negativa. Considere que inicialmente Q = 1 e determine
a forma de onda da sáıda Q.
Figura 4: Formas de onda.
5. Mostre como um FF D disparado por borda pode ser configurado para
funcionar como um FF tipo T.
6. No circuito mostrado na Figura 5, as entradas A, B e C estão incialmente
em ńıvel BAIXO. Supõe-se que a sáıda Y vá para ńıvel ALTO apenas
quando A, B e C forem para ńıvel ALTO em determinada sequência.
(a) Determine a sequência que faz com que Y vá para ńıvel ALTO.
(b) Explique a necessidade do pulso INÍCIO.
(c) Modifique o circuito, de modo a usar FFs tipo D.
2
Figura 5: Sequenciador.
7. Analise o circuito contador mostrado na Figura 6.
(a) Se o contador começar em 000, qual será o valor da contagem após
13 pulsos de clock? E após 99 pulsos? E após 256 pulsos?
(b) Repita o item anterior, considerando que o contador começou com
100.
(c) Conecte um quarto FF JK (X3) ao circuito e desenhe o diagrama
de transição de estados para esse novo contador de 4 bits. Se a
frequência do clock for 80 MHz, como será a forma de onda na sáıda
de X3?
Figura 6: Contador.
8. Um somador completo pode ser implementado de diversas formas. A
Figura 7 mostra como um somador completo pode ser constrúıdo a partir
de dois meio-somadores (HA-Half Adder). Construa uma tabela-verdade
para esta configuração e observe que este circuito funciona como um so-
mador completo (FA-Full Adder).
3
Figura 7: Full Adder.
9. Projete um somador binário de 4 bits que implementa a solução look-
ahead carry para o problema de atraso provocado pela propagação do
carry (carry ripple).
10. Um contador asśıncrono de quatro bits é acionado por um clock de 20
MHz. Desenhe as formas de onda na sáıda de cada FF, considerando que
cada um deles tem um tempo de atraso de propagação (tpd) de 20 nseg.
Determine quais estados de contagem, caso existam, não ocorrerão em
virtude dos atrasos de propagação. Qual a frequência máxima de clock
que pode ser usada neste contador? Se o contador fosse expandido para
seis bits, qual seria a máxima frequência de operação?
11. Analise os circuitos mostrados na Figura 8. Responda as seguintes questões
para os dois casos:
(a) Desenhe o diagrama de transição de estados para as sáıdas do con-
tador.
(b) Determine o módulo do contador.
(c) Qual a relação da frequência de sáıda do MSB com a frequência do
clock?
(d) Qual o ciclo de trabalho da forma de onda da sáıda do MSB?
4
Figura 8: Contadores.
12. Analise o circuito mostrado na Figura 9a.
(a) Desenhe o diagrama de transição de estados para as sáıdas do con-
tador.
(b) Determine o módulo do contador.
(c) Qual a sequência de contagem? É crescente ou decrescente?
(d) Podemos reproduzir a mesma sequência de contagem com um 74HC190?
Figura 9: Contadores.
13. Em relação ao contador da Figura 9b:
(a) Descreva a sáıda do contador se START estiver em ńıvel BAIXO.
(b) Descreva a sáıda do contador se START estiver momentaneamente
em ńıvel BAIXO e depois retornar ao ńıvel ALTO.
5
(c) Qual o módulo do contador? Ele é auto-reciclável?
14. Analise os contadores śıncronos da Figura 10. Desenhe os seus diagramas
temporais e obtenha o módulo de contagem de cada um.
Figura 10: Contadores.
15. Analise os contadores śıncronos da Figura 11. Desenhe os seus diagramas
temporais e obtenha o módulo de contagem de cada um.
6
Figura 11: Contadores.
16. Projete um contador śıncrono usando FFs JK, que tenha a seguinte sequência:
0, 2, 5, 6 e repete. Os estados espúrios devem ser direcionados para 0.
17. Refaça o projeto da questão 16, sem nenhuma restrição em relação aos
estados espúrios. Compare os projetos.
18. O circuito mostrado na Figura 12 usa três multiplexadores de duas en-
tradas. Determine a sua função lógica.
Figura 12: Circuito baseado em multiplexadores.
7
19. Desenhe a forma de onda em Z (Figura 13).
Figura 13: Gerador de forma de onda.
20. O circuito da Figura 14 mostra como um MUX de oito entradas pode
ser usado para gerar uma função de quatro variáveis lógicas, mesmo que
existam apenas três entradas de seleção.
(a) Construa a tabela-verdade do circuito.
(b) Mostre que a equação do circuito é:
Z = C̄BĀ+DC̄B̄A+ D̄CB̄Ā
Figura 14: Circuito baseado em multiplexador.
21. Considere o circuito da Figura 15.
(a) Verifique se algum dos seguintes endereços ativa o módulo de memória:
0x607F, 0x57FA, 0x5F00.
(b) Determine a faixa de endereços dessa memória.
(c) Suponha que outro módulo de memória seja acrescentado ao circuito,
de forma a ser habilitado pela linha Ō4 do 74ALS138. Qual a sua
faixa de endereços?
8
(d) É posśıvel ao microprocessador acessar as duas memórias ao mesmo
tempo? Explique.
Figura 15: Interface entre microprocessador e memória.
22. Usando um multiplexador de 4 entradas e com o mı́nimo posśıvel de portas
lógicas, implemente a função:
f(w1, w2, w3, w4, w5) = w̄1w̄2w̄4w̄5 + w1w2 + w1w3 + w1w4 + w3w4w5
23. Projete um circuito para detectar números primos de 4 bits, ou seja, a
sáıda é ativa em ńıvel alto se o número de entrada for primo.
24. Projetar um contador com a seguinte sequência de estados: ...0, 3, 5, 7, 1, 4, 0, 3....
Para evitar laços espúrios, direcione os estados inexistentes para 0.
25. Projete um circuito combinacional comparador de magnitude para dois
números naturaisX e Y . O circuito possui duas sáıdasG e L, que atendem
as seguintes regras:
(a) G = 1, se X > Y
(b) G = 0, se X ≤ Y
(c) L = 1, se X < Y
(d) L = 0, se X ≥ Y
A partir deste circuito, como podeŕıamos detectar as condições X = Y e
X 6= Y ? Considere que X e Y são números de dois bits.
9
26. Usando a estrutura representada na Figura 16, implemente a função lógica:
f(w1, w2, w3) = w2w̄3 + w1w3 + w̄2w3
Figura 16: Bloco lógico.
27. Mostre como implementar a função lógica representada pela Tabela 1 us-
ando 1 decodificador de 3 entradas e 1 porta OU.
INPUT OUTPUT
000 0
001 1
010 1
011 1
100 0
101 1
110 1
111 0
Tabela 1: Função lógica.
28. Projete um contador up/down de 3 bits, usando flip-flops T. O contador
deve incluir a entrada de controle U /D de tal forma que, se U /D = 0,
a contagem é crescente. Se U /D = 1, o circuito se comporta como um
contador decrescente.
Equação do FF T: Qn+1 = TQn + TQn
10