Tecnologia TTL e CMOS

Prévia do material em texto

Tecnologia TTL e CMOS 
A tecnologia TTL (Transistor-Transistor Logic / Lógica transístor-transistor), que no geral utiliza 
transístores bipolares (BJT) NPN e PNP, e a tecnologia CMOS (complementary Metal-Oxide 
Semicondutor / Metal-oxido semicondutor complementar) que usa Transístores de efeito de 
campo (FET) dos tipos MOSFET ou JFET, podem ser encontrados em circuitos integrados que 
também podem ser encontrados em forma de portas lógicas. 
Quando usamos circuitos que implementem tecnologia TTL, os estados lógicos são dados por 
intervalos de valores de tensão eléctrica, e não valores específicos em si. 
 
De acordo com a figura, ao usarmos um dispositivo lógico construído com tecnologia TTL, uma 
tensão entre 2V a 5V é considerada como nível lógico 1 (ALTO), ao passo que uma tensão 
eléctrica abaixo de 0,8V é considerada como nível lógico 0 (BAIXO). Já a tensão eléctrica entre 
0.8V e 2V é uma região indeterminada, não representando nem o nível 0 nem o nível 1, e 
portanto devemos evitar que o circuito opere nessa região, para que não sejam produzidos 
valores de saída falsos. 
 
 Os níveis apresentados na imagem correspondem aos valores de tensão de entrada aceitáveis 
em um dispositivo CMOS típico, sendo que a tensão eléctrica pode, na verdade ser maior do que 
5V (os dispositivos CMOS suportam até 18 VDD na entrada). A saída deve ser de no máximo 
0,05V para o nível 0 (baixo) em tecnologia CMOS, e entre 4,95 e 5V para o nível 1 (alto). 
Idealmente, para qualquer circuito digital, os níveis de tensão que representam os valores lógicos 
0 e 1 deveriam ser, respectivamente de 0V e 5V; porem, isso é muito difícil de obter na prática, e 
por isso as tecnologias supracitadas possuem as faixas de valores aceitáveis para cada nível. 
Com estas duas tecnologias, a TTL e a CMOS, são construídas as portas lógicas usadas nos 
diversos circuitos digitais existentes. As portas lógicas são as portas AND, OR e NOT, mais as 
portas NAND, NOR, XOR e XNOR. 
 TTL ou CMOS? 
Ao escolher entre as famílias de circuitos digitais TTL e CMOS para um projecto electrónico, 
devemos levar alguns pontos em consideração, pois possuem vantagens e desvantagens de uso. 
 TTL 
Uma de suas principais desvantagens é o fato de seu consumo eléctrico ser relativamente 
elevado, por serem construídos com transístores bipolares, que consomem uma boa quantidade 
de corrente eléctrica. Alem disso. As portas TTL possuem uma velocidade de operação limitada 
por conta desses transístores, o que significa que a transição entre um estado lógico 0 
(desligado/OFF) para um estado lógico 1 (ligado/ON) leva um certo tempo, denominado Atraso 
de propagação, o que pode causar impacto negativo caso haja necessidade de alta velocidade de 
chave amento entre os níveis lógicos. 
CMOS 
O consumo eléctrico de dispositivos CMOS é muito mais baixo do que o dos dispositivos TTL, 
por serem baseados em tecnologia FET, estando na faixa de 1 e 2 micro amperes (1 e 2 uA). 
Assim, são ideias para o uso em dispositivos nos quais o consumo eléctrico seja um ponto crítico 
– tais como dispositivos portáteis, por exemplo. Uma outra vantagem dos dispositivos CMOS é 
seu baixo tempo de chave amento, o que significa que a passagem de um nível lógico para outro 
se dá de forma muito rápida também. 
Porém, os circuitos CMOS possuem uma desvantagem que deve ser levada em consideração: 
eles são danificados com muita facilidade por electricidade estática. Porém devem ser protegidos 
contra descargas que possam afectar os circuitos onde se encontram e também ao serem 
manuseados, pois os circuitos integrados CMOS são muito sensíveis, e podem se danificar ate 
mesmo com um simples contacto com as mãos do técnico que os manipula.