Atividade 04

Prévia do material em texto

Pergunta 1
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Dentro do sistema de arquitetura de computadores, para a parte que executa o armazenamento de
informações e transmissão de dados, existe uma preocupação em detectar um erro da informação
a ser armazenada ou, até mesmo, corrigir os dados em caso de erros que são detectados. Uma
das formas de executar esta é ação é através cálculo do bit de paridade (STALLINGS,
W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall,
2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de
paridade par, para a palavra 01111101.
011111010.
011111010.
Resposta correta. A detecção por bit de paridade consiste em inserir no final da
sequência de bits um bit de verificação. Na sequência da informação, se a
quantidade de bits 1 for par, é adicionado o bit 0, no final da sequência; em caso
contrário, é adicionado o bit 1.
Pergunta 2
Resposta
Selecionada:
Resposta Correta:
Comentário
da resposta:
Manipular um módulo de E/S através da forma de E/S programada consiste em maior consumo
computacional 
PORQUE 
Existe um evento que fica no aguardo de espera, sem processamento efetivo. 
 
Analisando as afirmações acima, conclui-se que:
As duas afirmações são verdadeiras, e a segunda justifica a primeira.
As duas afirmações são verdadeiras, e a segunda justifica a
primeira.
Resposta correta. Com o uso da forma de manipulação por E/S programada,
ocorre um evento de espera (e então o consumo de recurso) por algo que pode ou
não acontecer.
Pergunta 3
A classificação dos processadores no que diz respeito à arquitetura e à organização de
computadores que tendo em comum um conjunto de instruções, possui 2 classificações
denominadas CISC ( Complex Instruction Set Computer) que significa Computador com Conjunto
de Instruções Complexas e outra denominada RISC ( Reduced Instruction Set Computer) que
significa Computador com Conjunto de Instruções Reduzidas (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando os tipos citados, avalie as afirmações a seguir. 
 
I. banco de registradores permite maior otimização de seu uso porque envolve um maior
número de GPRs ( General Purpose Registers). 
II. conjunto de instruções simples é possível aproveitar melhor os conceitos inerentes ao
sistema de pipeline justamente devido a simplicidade. 
III. banco de dados envolvendo um número maior de memória disponível e quanto maior estes
registradores, maior otimização de seu uso. 
IV. otimização de pipeline apresenta a otimização mais forte devido às próprias características
que às instruções possuem. 
V. banco de memória envolvendo um número maior de chipset e quanto maior número destes
registradores, maior é a otimização de seu uso. 
1 em 1 pontos
1 em 1 pontos
1 em 1 pontos
Resposta Selecionada:
 
Resposta Correta:
 
Comentário
da resposta:
 
Agora, assinale a alternativa que apresenta informações corretas quanto aos pontos que
diferenciam os computadores baseados em metodologias CISC e RISC.
I, II e IV. 
 
 
I, II e IV.
 
 
Resposta correta. Os pontos de diferenciação são de acordo com as partes que
envolvem a arquitetura, sem relação com banco de dados ou banco de memória.
Pergunta 4
Resposta Selecionada:
 
Resposta Correta:
 
Comentário
da resposta:
RISC é um tipo de máquina que tem como principal característica em sua implementação o fato de
possuírem instruções reduzidas, que tem como significado a instrução ser simples, estar otimizada.
Esta característica permite menor complexidade em sua implementação do que as máquinas CISC
(STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson
Prentice Hall, 2010 ). 
Considerando as características básicas de uma instrução reduzida, avalie as afirmações a seguir. 
 
I. o tempo de execução de uma instrução corresponde a um ciclo de máquina (tempo do
acesso e coleta de informações nos registradores, executar uma operação e escrever o resultado
no banco de registradores. 
II. as operações ocorrem na forma de registrador-registrador, ou seja, elas ocorrem de tal
maneira que não existem instruções que misturem registrador-memória, exceto aquelas de carga e
escritas na memória. 
III. os modos de endereçamento utilizados no processo são considerados de execução
simples, e não tem a possibilidade de possuir, por exemplo, a forma de aplicação denominada de
endereçamento indireto. 
IV. utilização de formatos simples de instruções é essencial para se ter unidades de controle
mais simples, com os processos de decodificação e busca dos operandos, mais ágil, devido a
menor complexidade do hardware. 
V. os modos de dados utilizados no processo são considerados de execução complexo, os
únicos no sistema, pois a forma de aplicação utilizada é denominada de dados de acesso direto. 
 
Agora, assinale a alternativa que apresenta informações corretas quanto as características básicas
de uma instrução reduzida da arquitetura RISC.
I, II, III e IV. 
 
 
I, II, III e IV.
 
 
Resposta correta. Em uma instrução tudo diz respeito a uma ação que precisa ser
feita. Assim não existe nada sobre a parte de dados em uma instrução reduzida.
Pergunta 5
Manipular um módulo de E/S através da forma de E/S controlado por interrupção consiste em maior
consumo computacional 
PORQUE 
Existe um evento que informa sobre uma espera, sem processamento sendo realizado. 
 
Analisando as afirmações acima, conclui-se que:
1 em 1 pontos
1 em 1 pontos
Resposta Selecionada:
 
Resposta Correta:
 
Comentário
da resposta:
as duas afirmações são falsas. 
 
 
as duas afirmações são falsas.
 
 
Resposta correta. Com o uso da forma de manipulação de forma E/S controlada
por interrupção, ocorre um evento (e seu consumo de recurso) apenas quando
chamado.
Pergunta 6
Resposta
Selecionada:
Resposta
Correta:
Comentário
da resposta:
As memórias do tipo ROM possuem a característica de ser não volátil, é utilizada em ocasiões nas
quais requer apenas operações de leitura, como por exemplo: bibliotecas de funções, para que
sejam usadas frequentemente (tal como BIOS – Basic Input/Output System), tabelas de funções ou
informações fixas a serem demandadas pelo sistema computacional. (STALLINGS, W. Arquitetura
e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Assim, qual assertiva a seguir é correta para expressar a classificação da memória ROM quanto a
fase de gravação de sua informação.
EEPROM (PROM apagável eletricamente – Electrically Erasable PROM) –
permite o apagamento das informações para que seja feita uma nova gravação.
EEPROM (PROM apagável eletricamente – Electrically Erasable
PROM) – permite o apagamento das informações para que seja feita uma
nova gravação.
Resposta correta. A memória do tipo ROM e demais seguidoras utilizam o sistema
de gravação elétrica de acordo com o significado da sigla, como nos itens de
programável, de fábrica, sem o uso de sistema operacional.
Pergunta 7
Resposta
Selecionada:
Resposta
Correta:
Comentário
da resposta:
Um módulo de E/S dentro da arquitetura de computadores teve sua implementação adotada para
garantir a forma de exportar funcionalidades que permitam executar o interfaceamento entre a
parte externa do sistema de hardware, que é o barramento e a parte externa que são os próprios
dispositivos de E/S, conectados e sob sua responsabilidade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a forma de manipular os
módulos de E/S do tipo DMA.
a linha de endereço tem uso na transferência, para que o sistema de memória
saiba a localização de escrita dos dados transferidos.
a linha de endereço tem uso na transferência, para que o sistema de
memória saiba a localização de escrita dos dados transferidos.Resposta correta. Cada elemento do módulo de E/S possui sua ação de acordo
com a sua denominação: portanto dados serve tanto para configuração quanto
para transferência e os de controle servem para gerenciar a ação de interrupção.
Pergunta 8
Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução
do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da
1 em 1 pontos
1 em 1 pontos
1 em 1 pontos
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em
termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São
Paulo: Pearson Prentice Hall, 2010). 
Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a
nível de threads e de núcleos, avalie as afirmações a seguir. 
 
I. com o nível de threads, o processador tem condições de escalonar threads na ocorrência
de conflitos no pipeline. 
II. um escalonamento em nível de hardware, torna-se muito menos eficiente, se compararmos
com o escalonamento realizado pelo sistema operacional. 
III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores,
sendo cada núcleo independente. 
IV. o uso de processadores vetoriais consiste em um modelo com execução em série, dotado
de pipeline, do tipo SIMD. 
V. quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de
aplicações, por exemplo, o paralelismo em nível de dados. 
 
Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo.
I, III e V.
I, III e V.
Resposta correta. Em aplicações de novas tendências, as escolhas decorrem em
serem utilizadas quando são menos complexas e mais rápidas.
Pergunta 9
Resposta
Selecionada:
Resposta Correta:
Comentário
da resposta:
Na abordagem de software para otimização do banco de registradores há necessidade de uso
maior dos registradores usados pelo compilador 
PORQUE 
realizam armazenamento das variáveis que são mais utilizadas. 
 
Analisando as afirmações acima, conclui-se que:
As duas afirmações são verdadeiras, e a segunda justifica a primeira.
As duas afirmações são verdadeiras, e a segunda justifica a
primeira.
Resposta correta. O banco de registradores tem maior desempenho quando
recorre ao reaproveitamento de informações que estão armazenadas e assim
fornecem mais rapidez.
Pergunta 10
Resposta Selecionada: 
Resposta Correta: 
Comentário
da resposta:
Quando precisa armazenar as informações ou transmitir estes dados de forma confiável, sempre
existe uma preocupação em detectar de teve algum erro ou, até mesmo, caso seja detectado o
erro, tentar fazer a sua correção. Uma das técnicas para executar esta é ação de detecção de erro
é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de
paridade ímpar, para a palavra 01111101.
011111011.
011111011.
Resposta correta. A detecção por bit de paridade consiste em inserir no final da
sequência de bits um bit de verificação. Na sequência da informação se a
1 em 1 pontos
1 em 1 pontos
Sábado, 23 de Outubro de 2021 13h
quantidade de bits 1 for ímpar, é adicionado o bit 0 após a sequência; em caso
contrário, é adicionado o bit 1.