Vista previa del material en texto
1. O que e um latch no contexto de eletronica digital? A) Um tipo de sensor de temperatura B) Um componente mecanico que prende portas C) Um circuito sequencial que armazena um bit de informacao D) Um tipo de processador de dados Resposta correta: C Explicacao: Um latch e um circuito sequencial basico que tem a funcao de armazenar temporariamente um bit de informacao. Diferente dos circuitos combinacionais, ele tem memoria e seu estado depende nao apenas das entradas atuais, mas tambem do seu estado anterior. 2. Qual das opcoes abaixo e um tipo comum de latch? A) Latch SR B) Latch PWM C) Latch CMOS D) Latch RC Resposta correta: A Explicacao: O latch SR (Set-Reset) e um dos tipos mais basicos e comuns de latch. Ele possui duas entradas principais, chamadas S (set) e R (reset), que controlam o estado da saida. Outros tipos, como o latch D e o latch JK, derivam ou se baseiam no latch SR. 3. Em um latch SR, qual o resultado quando as entradas S e R estao ambas em nivel logico 0? A) A saida entra em estado indefinido B) A saida mantem seu estado anterior C) A saida vai para 1 D) A saida vai para 0 Latch Resposta correta: B Explicacao: Quando ambas as entradas S e R estao em 0, o latch mantem o ultimo estado armazenado. Essa e a chamada "condicao de memoria", essencial para o comportamento sequencial do circuito. 4. Qual e o problema classico do latch SR com entradas S=1 e R=1 simultaneamente? A) A saida trava em 1 B) O circuito consome mais energia C) O estado da saida torna-se indefinido D) O latch entra em modo sleep Resposta correta: C Explicacao: Com S e R em 1 simultaneamente, ocorre uma condicao proibida, pois ambos os lados da saida tentam forcar valores contraditorios, levando a um estado indefinido ou instavel, o que compromete o funcionamento correto do sistema. 5. O latch e um tipo de circuito: A) Combinacional B) Sequencial assincrono C) Sequencial sincrono D) Circuito analogico Resposta correta: B Explicacao: Latches sao circuitos sequenciais assincronos, pois suas saidas dependem das entradas, mas sem a necessidade de um sinal de clock. Eles atualizam o estado sempre que as entradas mudam. 6. Qual a principal diferenca entre um latch e um flip-flop? A) Flip-flops armazenam mais bits B) Latches usam clock, flip-flops nao C) Latches respondem a nivel, flip-flops a borda de clock D) Nao ha diferenca real entre os dois Resposta correta: C Explicacao: A principal distincao e que os latches sao sensiveis ao nivel do sinal de controle (por exemplo, enquanto o enable estiver ativo), enquanto os flip-flops sao sensiveis a transicao (borda) de um sinal de clock, normalmente a borda de subida ou descida. 7. Qual das alternativas descreve corretamente o funcionamento de um latch D? A) Possui duas entradas, S e R B) Tem uma entrada de dados que e transferida para a saida quando o enable esta ativo C) Armazena dois bits ao mesmo tempo D) Usa uma logica de tres estados Resposta correta: B Explicacao: O latch tipo D tem uma unica entrada de dados, e quando o sinal de enable (ou clock, em algumas variacoes) esta ativo, o valor dessa entrada e transferido para a saida. Quando o enable e desativado, a saida mantem o ultimo valor. 8. Em que situacao os latches sao preferidos em relacao aos flip-flops? A) Quando se precisa de controle de borda B) Em sistemas altamente sensiveis a temporizacao C) Em aplicacoes simples onde se precisa de armazenamento sem clock D) Em aplicacoes que requerem sincronizacao rigida Resposta correta: C Explicacao: Latches sao ideais para aplicacoes onde se deseja armazenar um estado sem a complexidade adicional do clock, como em circuitos de controle simples ou em pequenos buffers internos. 9. O que acontece com a saida de um latch D quando o enable esta em 0? A) A saida e forcada a 1 B) A saida muda continuamente C) A saida mantem seu valor anterior D) A entrada D e refletida imediatamente na saida Resposta correta: C Explicacao: Quando o sinal de enable esta em 0, o latch "fecha" e mantem o ultimo valor que estava armazenado, mesmo que a entrada D mude. 10. Qual e o papel do feedback interno em um latch? A) Impedir consumo de corrente B) Fornecer uma referencia para clock C) Manter o estado do latch ate que as entradas mudem D) Resetar automaticamente a saida Resposta correta: C Explicacao: O feedback interno e o que permite ao latch manter um estado mesmo apos a remocao das entradas. Esse e o mecanismo fundamental que proporciona "memoria" ao circuito. 11. Em um latch SR implementado com portas NAND, o estado proibido ocorre quando: A) S=0 e R=0 B) S=1 e R=1 C) S=1 e R=0 D) S=0 e R=1 Resposta correta: A Explicacao: Na implementacao com portas NAND, a condicao invalida ocorre quando ambas as entradas estao em 0, diferente da versao com portas NOR. E importante lembrar que a logica se inverte conforme o tipo de porta usada. 12. Latches sao geralmente utilizados em: A) Conversores analogico-digitais B) Sistemas de filtragem de sinais C) Registros, buffers e controladores simples D) Geradores de clock de alta frequencia Resposta correta: C Explicacao: Latches sao componentes uteis em registros temporarios, buffers de controle, e em circuitos simples onde ha necessidade de manter ou travar um valor de entrada por um tempo determinado. 13. Qual e o comportamento esperado de um latch D com enable ativo e entrada D oscilando rapidamente? A) A saida seguira instantaneamente a entrada B) A saida sera media da oscilacao C) A saida permanecera em 0 D) A saida sera indefinida Resposta correta: A Explicacao: Com o enable ativo, a saida de um latch D acompanha diretamente a entrada. Se a entrada estiver oscilando, a saida refletira essas mudancas, o que pode ser problematico se nao for controlado adequadamente. 14. Para evitar condicoes indesejadas no latch SR, e comum utilizar: A) Resistores de pull-up B) Flip-flops de borda positiva C) Conversores A/D D) Latches D no lugar do SR Resposta correta: D Explicacao: O latch tipo D elimina a possibilidade da condicao proibida presente no latch SR, pois so tem uma entrada de dados, simplificando o controle e evitando erros logicos. 15. Qual das seguintes situacoes pode levar a glitches na saida de um latch? A) Alimentacao estavel B) Ruidos nas entradas durante a ativacao do enable C) Clock sincronizado D) Uso de portas logicas TTL Resposta correta: B Explicacao: Se houver ruidos ou variacoes nas entradas enquanto o enable esta ativo, o latch pode capturar estados indesejados ou flutuacoes temporarias, causando "glitches" (picos ou variacoes indesejadas) na saida. 16. Qual afirmacao esta correta sobre o uso de latches em sistemas digitais modernos? A) Sao completamente obsoletos B) Sao usados apenas em sistemas analogicos C) Ainda sao uteis em circuitos de controle e buffers internos D) Substituem microprocessadores em todas as funcoes Resposta correta: C Explicacao: Embora flip-flops sejam mais comuns em circuitos sincronizados, os latches continuam sendo uteis em aplicacoes especificas, como controle de fluxo, buffers, travamentos de dados temporarios e ate em alguns registradores de dados. 17. Por que os latches sao considerados circuitos sensiveis a nivel? A) Porque so funcionam em nivel logico 1 B) Porque dependem da transicao de clock C) Porque respondem as mudancas nas entradas enquanto o enable estiver ativo D) Porque nao tem alimentacao propria Resposta correta: C Explicacao: Latches sao sensiveis a nivel porque operam enquanto o sinal de controle (enable) esta em nivel alto ou baixo, dependendo da logica. Isso difere dos flip-flops, que so reagem em transicoes de borda (subida ou descida). 18. Em projetos digitais, como se mitiga o risco de condicao proibida em latches SR? A) Usando resistores em serie B) Implementando logica de deteccao de falha C) Substituindo por latch D ou flip-flops D) Utilizando os dois estados simultaneamente Resposta correta: C Explicacao:Para evitar o risco de chegar a condicao proibida (como S=1 e R=1 no latch SR), e comum substitui-lo por um latch D, que elimina essa possibilidade ao possuir apenas uma entrada de dados, tornando o controle mais seguro. 19. Em que linguagem de descricao de hardware pode-se descrever um latch? A) SQL B) VHDL C) HTML D) JSON Resposta correta: B Explicacao: VHDL (e tambem Verilog) e uma linguagem de descricao de hardware que permite modelar o comportamento de circuitos digitais como latches, flip-flops e outros componentes eletronicos. 20. Um latch pode ser usado para sincronizar sinais assincronos? A) Sim, pois responde rapidamente B) Nao, pois e sensivel ao nivel e pode introduzir problemas C) Sim, desde que haja ruido suficiente D) Depende do tipo de transistor Resposta correta: B Explicacao: Embora seja tentador usar latches para sincronizar sinais, isso nao e recomendado, pois sua sensibilidade a nivel pode capturar glitches. Para sincronizacao, e preferivel usar flip-flops, que operam em bordas de clock, garantindo maior estabilidade. Se desejar, posso gerar um PDF ou documento formatado com esse conteudo.
