Latch SR

Vista previa del material en texto

1. O que e um latch SR?
a) Um dispositivo que armazena dados sincronizados com o clock.
b) Um tipo de memoria basica que armazena um bit e e controlado por sinais Set (S) e Reset (R).
c) Um circuito que apenas gera pulsos.
d) Um circuito que nao possui memoria.
Resposta:
A alternativa correta e a b). O latch SR e um circuito simples que armazena um bit, com duas
entradas principais: Set (S), para colocar a saida em 1, e Reset (R), para colocar a saida em 0. Ele
funciona de maneira assincrona, ou seja, a saida muda imediatamente conforme as entradas, sem
depender de clock.
2. Qual e o comportamento do latch SR quando as entradas S=0 e R=0?
a) O latch e setado para 1.
b) O latch e resetado para 0.
c) O latch mantem o estado anterior (estado armazenado).
d) O latch entra em condicao invalida.
Resposta:
A alternativa correta e a c). Quando S=0 e R=0, nenhuma alteracao e feita nas saidas; o latch
mantem o ultimo estado armazenado, funcionando como memoria.
3. O que acontece quando as entradas do latch SR estao em S=1 e R=0?
a) A saida Q e setada para 1.
b) A saida Q e resetada para 0.
c) O latch mantem o estado anterior.
d) O latch entra em condicao proibida.
Resposta:
A alternativa correta e a a). A entrada Set em 1 faz com que o latch coloque a saida Q em nivel
alto, ou seja, seta o latch.
4. Quando as entradas do latch SR estao em S=0 e R=1, qual o efeito na saida Q?
Latch SR
a) A saida Q e setada para 1.
b) A saida Q e resetada para 0.
c) O latch mantem o estado anterior.
d) O latch entra em condicao proibida.
Resposta:
A alternativa correta e a b). A entrada Reset em 1 faz a saida Q ir para nivel baixo, ou seja, o latch
e resetado.
5. Qual e a condicao proibida ou invalida no funcionamento do latch SR?
a) Quando S=0 e R=0.
b) Quando S=1 e R=1 simultaneamente.
c) Quando S=1 e R=0.
d) Quando S=0 e R=1.
Resposta:
A alternativa correta e a b). O estado em que S e R estao ambos em 1 ao mesmo tempo e
considerado invalido para o latch SR porque causa uma condicao instavel ou indeterminada na
saida, podendo gerar comportamentos imprevisiveis.
6. Por que o latch SR e considerado um circuito assincrono?
a) Porque depende de um sinal de clock para alterar a saida.
b) Porque as saidas mudam imediatamente apos uma alteracao nas entradas, sem depender de
clock.
c) Porque nao possui entradas Set e Reset.
d) Porque funciona somente durante a borda do clock.
Resposta:
A alternativa correta e a b). O latch SR e assincrono pois responde diretamente as entradas S e R,
alterando seu estado de saida imediatamente, diferente dos flip-flops que esperam a borda do clock
para mudar de estado.
7. Qual e o papel das duas saidas complementares Q e
Q
em um latch SR?
a) Sao independentes e nao possuem relacao.
b) Q e
Q
sempre possuem valores iguais.
c) Q e
Q
sao sempre opostos, ou seja, quando Q=1,
Q
=0, e vice-versa.
d) Apenas Q e importante,
Q
nao e utilizado.
Resposta:
A alternativa correta e a c). As saidas sao complementares, sendo usadas para indicar o estado
armazenado e sua negacao, importante em diversas aplicacoes digitais para controlar logica e
circuitos.
8. Em que situacoes o latch SR pode causar problemas em um circuito digital?
a) Quando a entrada Set esta em 0.
b) Quando ha ruido eletrico que provoca S e R iguais a 1 simultaneamente.
c) Quando a saida Q esta estabilizada.
d) Quando nao ha alimentacao.
Resposta:
A alternativa correta e a b). O latch SR e sensivel a condicao proibida S=1 e R=1, que pode ser
causada por ruido ou erros no controle das entradas, levando a um estado instavel e imprevisivel.
9. Como pode ser evitada a condicao proibida no latch SR?
a) Usando flip-flops sincronos em substituicao.
b) Colocando ambas as entradas sempre em 1.
c) Removendo a entrada Reset.
d) Nao alimentando o circuito.
Resposta:
A alternativa correta e a a). A substituicao do latch SR por flip-flops, que funcionam com clock, ou a
implementacao de latches SR com entradas controladas para que nunca fiquem S=1 e R=1
simultaneamente, evita a condicao proibida.
10. O que significa dizer que o latch SR e um circuito biestavel?
a) Que ele pode assumir dois estados estaveis: Q=0 ou Q=1.
b) Que ele oscila continuamente entre 0 e 1.
c) Que nao armazena dados.
d) Que so pode assumir o estado Q=0.
Resposta:
A alternativa correta e a a). Biestavel significa que o latch possui dois estados estaveis de saida,
permitindo armazenar um bit de informacao de forma estavel ate que haja alteracao nas entradas.
11. Em que tipo de aplicacao o latch SR pode ser utilizado?
a) Como registrador de dados em microprocessadores.
b) Como elemento basico para armazenamento temporario e controle de sinais de memoria
simples.
c) Para amplificar sinais analogicos.
d) Para controlar sinais de audio.
Resposta:
A alternativa correta e a b). O latch SR e frequentemente utilizado em circuitos de controle simples
e em armazenamento temporario de bits em sistemas digitais, gracas a sua simplicidade.
12. O que acontece se a entrada Reset do latch SR estiver permanentemente ativada?
a) A saida Q ficara permanentemente em 1.
b) A saida Q ficara permanentemente em 0, impedindo o armazenamento de outros valores.
c) O latch funcionara normalmente.
d) O latch desligara automaticamente.
Resposta:
A alternativa correta e a b). Se Reset estiver sempre ativo, o latch ficara constantemente zerado, o
que impede qualquer alteracao para armazenar um bit 1.
13. Como o latch SR pode ser construido a partir de portas NOR?
a) Usando duas portas NOR conectadas de forma que cada saida se conecta a entrada da outra.
b) Usando apenas uma porta NOR.
c) Usando portas AND em serie.
d) Usando transistores sem portas logicas.
Resposta:
A alternativa correta e a a). O latch SR pode ser implementado com duas portas NOR interligadas
de forma cruzada, onde as saidas alimentam as entradas umas das outras, formando o circuito
biestavel.
14. Qual e o efeito do latch SR quando as duas entradas S e R sao colocadas em 0
simultaneamente, mas a alimentacao do circuito e desligada?
a) O latch mantem o ultimo estado armazenado.
b) O latch perde o estado armazenado, pois nao ha alimentacao para manter o estado.
c) A saida fica em 1.
d) O latch entra em condicao proibida.
Resposta:
A alternativa correta e a b). Como o latch depende da alimentacao para manter o estado, ao
desligar a alimentacao, o estado e perdido e as saidas tornam-se indefinidas.
15. Por que o latch SR nao e muito utilizado em circuitos digitais modernos para armazenamento de
dados?
a) Porque ele consome muita energia.
b) Porque nao possui sincronismo e a condicao proibida S=R=1 pode gerar erros.
c) Porque e muito caro.
d) Porque nao pode armazenar dados.
Resposta:
A alternativa correta e a b). O latch SR e limitado por nao ter sincronismo com clock, o que pode
levar a erros em circuitos complexos, e pela condicao proibida que dificulta o seu uso em
aplicacoes criticas.
16. Qual e a diferenca fundamental entre latch SR e flip-flop SR?
a) O latch e assincrono e o flip-flop e sincrono, controlado por clock.
b) O latch nao armazena dados, o flip-flop sim.
c) O flip-flop nao possui entrada Reset.
d) O latch funciona apenas com sinal analogico.
Resposta:
A alternativa correta e a a). O latch responde imediatamente as mudancas nas entradas, enquanto
o flip-flop so altera seu estado na borda ativa de um sinal de clock, garantindo sincronismo.
17. Se o latch SR e implementado com portas NAND, qual e a condicao proibida?
a) S=R=1 simultaneamente.
b) S=R=0 simultaneamente.
c) S=1 e R=0.
d) S=0 e R=1.
Resposta:
A alternativa correta e a b). Quando implementado com portas NAND, a condicao proibida ocorre
quando ambas as entradas S e R estao em 0 simultaneamente, ao contrario da implementacao
com portas NOR.
18. O latch SR pode ser utilizado como um elemento de memoria de bit em qual das seguintes
situacoes?
a) Quando se exige alta velocidade de operacao sincronizada com clock.
b)Quando a aplicacao permite alteracao imediata e assincrona do estado.
c) Quando nao ha necessidade de armazenamento.
d) Quando a entrada Reset nao e necessaria.
Resposta:
A alternativa correta e a b). O latch SR e indicado para armazenar um bit onde a alteracao imediata
do estado e aceitavel e nao ha necessidade de sincronismo com clock.
19. Qual dos seguintes problemas pode ser causado pelo uso inadequado do latch SR em sistemas
digitais?
a) Operacao perfeitamente sincronizada.
b) Condicoes de corrida e estados indeterminados.
c) Economia de energia.
d) Maior velocidade de processamento.
Resposta:
A alternativa correta e a b). O uso inadequado do latch SR pode levar a condicoes de corrida, onde
a saida oscila inesperadamente, e a estados indeterminados, especialmente se a condicao proibida
ocorrer.
20. Como o latch SR pode ser testado em um laboratorio de eletronica?
a) Aplicando diferentes combinacoes de entradas S e R e observando as saidas Q e
Q
com um osciloscopio ou multimetro.
b) Apenas medindo a alimentacao.
c) Com o circuito desligado.
d) Somente observando a entrada Reset.
Resposta:
A alternativa correta e a a). O teste consiste em aplicar diferentes niveis logicos nas entradas e
verificar se as saidas correspondem ao esperado, usando equipamentos que permitem monitorar
sinais digitais.
Se desejar, posso ajudar a aprofundar em algum ponto ou criar mais perguntas! Quer seguir?