Sistemas Digitais e Microprocessadores - Roteiro Prático

Prévia do material em texto

UNIVERSIDADE DO ALGARVE 
Ano Lectivo: 2013/2014 
ROTEIRO PRÁTICO 
Documento adaptado das disciplinas de Algebra II, Microprocessadores e Sistemas Digitais 
da licenciatura em Engenharia Eléctrica e Electrónica 
LICENCIATURA 
EM ENG. ELÉTRICA E ELETRÓNICA 
E 
CURSO DE ESPECIALIZAÇÃO TECNOLÓGICA 
EM TELECOMUNICAÇÕES E REDES 
 
INSTITUTO SUPERIOR DE ENGENHARIA 
IVO M. MARTINS 
D.E.E. – I.S.E. 
SISTEMAS DIGITAIS E MICROPROCESSADORES 
Universidade do Algarve – Instituto Superior de Engenharia i 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
ÍNDICE 
ÍNDICE ........................................................................................................................ I 
PARTE I – SISTEMAS DIGITAIS ............................................................................... 1 
1. Álgebra de Boole ............................................................................................................................................... 1 
2. Simplificação de Funções Booleanas ............................................................................................................... 3 
3. Elementos de Tecnologia .................................................................................................................................. 6 
4. Circuitos Combinatórios Básicos ..................................................................................................................... 8 
5. Circuitos Sequenciais Básicos ........................................................................................................................ 13 
PARTE II – MICROPROCESSADORES .................................................................. 18 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 1 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
PARTE I – SISTEMAS DIGITAIS 
1. ÁLGEBRA DE BOOLE 
 
1. Seja  , ,B   uma álgebra de Boole. Prove que: 
a) ( )( ̅ )( ) ( )( ̅ ); 
b) , , :x y z B x y x z y z x y x z" Î + + = + ; 
c) ( )( ) ( )( ), , :x y z B x y x y z x y x z" Î + + + = + + . 
 
2. Simplifique as seguintes funções booleanas utilizando as leis da álgebra de 
Boole: 
a) { ̅( ̅)}̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ; 
b) 0z ABC B BC BC AC= + + + × + ; 
c) ( )z A B A C= + + ; 
d) ( )z B D A B C C= + + + . 
 
3. Construa um circuito para: 
a) ( )A BC C B D A+ + ; 
b) ( )( )A B C B C+ + + . 
 
4. Sejam y ABC AC AB= + + e z A BC A BC ABC= + + : 
a) Construa um circuito para y e para z; 
b) Construa um circuito de diagramas lógicos para y e z; 
c) Simplifique as funções y e z, utilizando as leis de Boole e construa 
os circuitos simplificados. 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 2 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
5. Represente as seguintes funções com diagramas lógicos: 
a) y AB C D A C A= + + ; 
b) ( )( )y A B A C B= + + ; 
c) ( )( ) ( )y A BC B D ABC= + + + . 
 
6. Escreva a função booleana correspondente ao circuito: 
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 3 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
2. SIMPLIFICAÇÃO DE FUNÇÕES BOOLEANAS 
 
1. Escreva as seguintes funções booleanas, na 1ª forma canónica e na 2ª forma 
canónica: 
a) ( ) ( )( ), ,f x y z x y z x z= + + ; 
b) ( ), ,f x y z y x z= + ; 
c) ( ) ( )( ), ,f x y z x y z x y= + + + ; 
d) ( ), ,f x y z x z y z x y z= + + ; 
e) ( ) ( )( ), , ,f x y z t x z t z x y= + + ; 
f) Escreva as funções das alíneas anteriores utilizando só portas NAND e 
só portas NOR. 
 
2. Simplifique as seguintes funções booleanas utilizando mapas de Karnaugh: 
a) ( ),f x y x y x y x y= + + ; 
b) ( ), ,f x y z x y z x z= + + ; 
c) ( ) ( ), ,f x y z x y z x z x y z x y z= + + + + ; 
d) ( ), , ,f x y z t x y z x y z x y x y z t= + + + . 
 
3. Simplifique as seguintes funções booleanas: 
a) 
 0 0 1 1 x 
 0 1 1 0 y 
0 1 1 1 
1 1 1 1 
z 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 4 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
b) 
 0 0 1 1 x 
 0 1 1 0 y 
0 0 0 0 
1 0 0 0 
z 
 
c) 
 0 0 1 1 x 
 0 1 1 0 y 
0 0 0 0 
0 1 0 0 
1 1 0 0 
1 0 0 0 
z t 
 
d) 
 0 0 1 1 x 
 0 1 1 0 y 
0 0 1 1 
0 1 1 1 
1 1 1 1 
1 0 1 1 
z t 
 
4. Simplifique as seguintes funções booleanas utilizando mapas de Karnaugh: 
a) ( ) ( ) ( ) ( ) ( ), , ,f a b c d a b c d a b c d a b c d a b c d= + + + × + + + × + + + × + + + × 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + + × 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + + ; 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 5 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
b) ( ), , ,f a b c d a b c d a bc d ab c d a bc d abc d a bcd abcd= + + + + + + + 
a b cd abcd ab cd+ + + ; 
c) ( ) ( ) ( ) ( ) ( ), , ,f a b c d a b c d a b c d a b c d a b c d= + + + × + + + × + + + × + + + × 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + + × 
( ) ( ) ( ) ( )a b c d a b c d a b c d a b c d× + + + × + + + × + + + × + + + ; 
d) ( ), , , ,f a b c d e a bc d e ab c d e abc d e a b c d e a bc d e a b c d e= + + + + + + 
ab c d e ab cd e abcd e abc d e ab c d e abc d e+ + + + + + . 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 6 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3. ELEMENTOS DE TECNOLOGIA 
 
1. Projecte e implemente um Conversor de Código BCD8421 de 0 a 19 em 
Binário Natural. 
 
2. 
a) Projecte e implemente um Transcodificador Binário Natural de 4 bits 
para BCD; 
b) Implemente o circuito anterior utilizando apenas o integrado 7400; 
c) Calcule a margem de ruído nos níveis alto e baixo da família 7400, para 
Vcc=4,75V e uma temperatura ambiente de 25ºC; 
d) Calcule o FAN-OUT das suas saídas quando ligado a portas do mesmo 
tipo; 
e) Calcule a frequência máxima de funcionamento. 
 
3. Projecte e implemente um circuito que calcule o quadrado de um número de 
3 bits. 
 
4. Projecte e implemente um circuito que receba uma palavra BCD8421 X em 
paralelo (identificados através das letras x3,x2,x1,x0) e que calcule Z=9-X. 
Por exemplo se a palavra de entrada X for ‘0101’ (5 em decimal) a saída 
deve indicar 4 (em binário). Simplifique ao máximo a expressão e o circuito 
e indique claramente os grupos nos mapas de Karnaugh. 
 
5. Projecte e implemente um circuito livre de hazards que gere a seguinte 
função lógica: F A B C D m( , , , ) ( , , , , , , , , , ) 0 2 4 5 6 7 8 10 1115 . 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 7 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
6. 
a) Projecte e implemente (utilizando lógica discreta) um circuito 
conversor de código BCD para entradas de um display de sete 
segmentos (saídas a, b, c, d, e, f, g). Considere as saídas activas quando 
alto. Por exemplo: se as entradas em BCD indicarem 1 devem activar-
se as saídas ‘b’ e ‘c’; 
b) Reformule a alínea anterior para que o circuito fique livre de glitches. 
 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 8 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
4. CIRCUITOS COMBINATÓRIOS BÁSICOS 
 
1. A partir do gerador de bit de paridade par representado na figura seguinte, 
projecte e implemente um circuito (gerador de bit de paridade universal) que 
mediante uma entrada de controlo( P I/ ) gere o bit de paridade par quando 
P I/  0 e o bit de paridade impar quando P I/  1. 
 
D0
D1
D2
D3
D4
D5
D6
D7
Bpp
 
 
O circuito pretendido tem a seguinte tabela de verdade: 
 
( ... )b b0 7 Bpp P I/ Bp 
PAR 
0 0 0 
0 1 1 
IMPAR 
1 0 1 
1 1 0 
 
2. A partir do detector de erro de paridade par representado na figura seguinte, 
projecte e implemente um circuito (detector de erro de paridade universal) 
que mediante uma entrada de controlo ( P I/ ) detecte o erro de paridade par 
quando P I/  0 e o erro de paridade impar quando P I/  1. 
 
D0
D1
D2
D3
D4
D5
D6
D7
Epp
Bp 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 9 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
3. Usando o CI 74180 implemente um gerador de paridade impar e um detector 
de erro de paridade impar, para palavras de 8 bits. 
 
4. Usando o CI 74180 implemente um gerador de paridade par e um detector 
de erro de paridade par, para palavras de 16 bits. 
 
5. Projecte e implemente um somador de magnitude 5 usando um meio 
somador e quatro somadores completos. 
 
6. Projecte e implemente um somador completo de magnitude 4 usando quatro 
somadores completos. 
 
7. Projecte e implemente um somador completo a partir de dois meios 
somadores. 
 
8. Projecte e implemente um somador completo de magnitude 8 a partir de dois 
somadores completos de magnitude 4. 
 
9. Projecte e implemente um meio subtrator. 
 
10. Projecte e implemente um subtrator completo. 
 
11. Projecte e implemente um subtrator completo de magnitude 4. 
 
12. Projecte e implemente um circuito que converta um número de 5 bits 
representado em S+M para o código complemento para 2. 
 
 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 10 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
13. Usando um somador completo de magnitude 4 e a lógica adicional 
necessária, projecte e implemente um circuito que realize a soma e 
subtracção de 2 números positivos X e Y (com X>Y) de 4 bits cada, 
mediante uma entrada de controlo (Adição/Subtração). 
 
14. Usando o circuito somador completo de magnitude 4 e a lógica adicional 
necessária: 
a) Projecte e implemente um circuito que recebe 2 números, X e Y com 4 
bits cada, sinalizados em S+M, e que realize a sua soma algébrica, 
apresentado o resultado em S+M; 
b) Uma vez que o resultado não é válido se ocorrer overflow, projecte um 
circuito que detecte a ocorrência de overflow. 
 
15. Usando um circuito comparador completo implemente: 
a) Um comparador de magnitude 4; 
b) Um comparador completo de magnitude 4. 
 
16. Usando o comparador completo de magnitude 4, implemente um 
comparador de magnitude 12. 
 
17. Usando o CI 74151 implemente um MUX de 4 para 1, um MUX de 2 para 1 
e um MUX de 4x2 para 1x2. 
 
18. Projecte e implemente um MUX de 16 para 1 usando 2 CI 74151. 
 
19. Projecte e implemente um MUX de 8 para 1 usando um CI 74153. 
 
20. Implemente um detector dos números 3,4 e 7 usando o CI 74151 e usando o 
CI 74153 (apenas um módulo). 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 11 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
21. Recorrendo a um multiplexador de 4 para 1 projecte e implemente um 
circuito que detecte todos os números primos de 3 bits. 
 
22. Projecte e implemente um DMUX de 1 para 8 usando: 
a) Dois DMUX de 1 para 4; 
b) Três DMUXs de 1 para 4; 
c) Compare as vantagens e desvantagens dos projectos (a) e (b). 
 
23. Ligue o CI 74155 de forma a funcionar como DMUX de 1 para 8 e faça a 
respectiva tabela de verdade. 
 
24. Use o CI 74155 para projectar e implementar um DMUX de 1 bus de 4 
linhas (1x4) para 4 buses de 4 linhas (4x4). 
 
25. Projecte e implemente um DMUX de 1 para 16 usando o CI 74155. 
 
26. Projecte e implemente um codificador binário de 8 linhas para 3 com 
prioridade ao mais significativo a partir de dois codificadores binário de 4 
linhas para 2 com prioridade ao mais significativo, use a lógica adicional 
necessária. 
 
27. Projecte e implemente um codificador binário de 16 para 4 com prioridade 
ao mais significativo, com entradas de dados activas quando baixo, linhas de 
controlo activas quando baixo e com saídas activas quando alto, a partir de 
dois codificadores binário 74148, use a lógica adicional necessária. 
 
28. Projecte e implemente um descodificador 2:4 com saídas activas quando 
baixo e duas entradas de Enable, uma activa quando baixo e outra activa 
quando alto. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 12 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
29. A partir do descodificador de 2:4 da alínea anterior, implemente um 
descodificador de 3:8. 
 
30. Recorrendo a um descodificador de 3:8 implemente um detector de números 
entre 2 e 6. 
 
31. Projecte e implemente um circuito que multiplique dois números de dois 
bits: 
a) Utilizando lógica discreta; 
b) Utilizando MUX’s 8:1 (74151); 
c) Utilizando um descodificador / desmultiplexador (74154). 
 
32. Considere a seguinte tabela de verdade em que x2, x1 e x0 são entradas de um 
circuito que se pretende implementar e z1 e z0 são saídas desse mesmo 
circuito. 
 
x2 x1 x0 z1 z0 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 0 1 
0 1 1 1 0 
1 0 0 1 0 
1 0 1 1 1 
1 1 0 1 1 
1 1 1 0 0 
 
a) Implemente o circuito da tabela de verdade usando o 
DMUX/DECODER CI 74155. Utilize a lógica adicional necessária; 
b) Implemente o circuito da tabela de verdade usando um Multiplexador 
de 4 bus de 2 linhas para um bus de 2 linhas (MUX 4x2:1x2). Utilize a 
lógica adicional necessária. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 13 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
5. CIRCUITOS SEQUENCIAIS BÁSICOS 
 
1. Considere o seguinte Flip-Flop SR Master Slave. Complete o diagrama 
temporal respectivo. 
 
S
R
Q
Q
En
S
R
Q
Q
EnCLK
S
R Q
Q
Master Slave
 
 
CLK
Sm
Rm
Qm=Ss
Qm=Rs
Q
CLK
 
 
2. Escreva a Tabela de Excitação, Tabela de Transição, Equação Característica 
e o Diagrama de Estados do Flip-Flop tipo D. 
 
3. Escreva a Tabela de Excitação, Tabela de Transição, Equação Característica 
e o Diagrama de Estados do Flip-Flop JK. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 14 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
4. Considere o seguinte Flip-Flop JK com entradas assíncronas. Complete o 
diagrama temporal respectivo. 
 
 
 
5. Projecte e implemente um contador binário de módulo 4. 
 
6. Projecte e implemente um contador binário de módulo 4, com opção de 
contagem crescente e decrescente. O circuito deve contemplar uma entrada 
de controlo, tal que: 
 
 S=1  Contagem crescente 
 S=0  Contagem decrescente 
 
7. Projecte e implemente um circuito que receba uma trama de bits e que 
detecte nessa trama a sequência “101” (sequências não entrelaçadas). 
 
8. Projecte e implemente o detector de sequências da alínea anterior (“101”) 
mas para sequências entrelaçadas. 
 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 15 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
9. Projecte e implemente um circuito detector de sequências entrelaçadas, para 
detectar as sequências “001” e “000”. 
 
10. Projecte e implemente, utilizando flip-flops JK, um sequenciador cíclico de 
quatro leds (L1, L2, L3 e L4) com uma entrada de controlo de sequência (S). 
Após a inicialização do circuito, o led L1 deve ser aceso e por cada flanco 
ascendente do sinal de clock, de acordocom o estado da entrada de controlo, 
deve acender o led seguinte, tal que: 
 
 S=1  Sequência L1, L2, L3, L4 
 S=0  Sequência L4, L3, L2, L1 
 
11. Considere um controlo remoto associado a um carro telecomandado. O 
controlo tem 3 botões: 
 
Botão Acção 
A Avançar 
R Retroceder 
P Parar 
 
Implemente um circuito sequencial síncrono que actue no carro quando 
apenas uma das teclas do comando é pressionada. Considere para tal o seguinte 
diagrama de entradas e saídas do circuito: 
 
 
 
A 
R 
P 
Z0 
Z1 
CLK 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 16 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
As saídas Z0 e Z1 realizam as seguintes acções: 
 
Z1 Z0 Acção 
0 0 Parar 
0 1 Avançar 
1 0 Retroceder 
1 1 - 
 
12. Para aplicação numa linha de transmissão digital a longa distância, pretende-
se implementar um repetidor com eliminação de ruído, ou seja, um circuito 
que reproduz na sua saída S o sinal que lhe é fornecido na entrada E, mas 
eliminando o ruído que exista no sinal de entrada. 
 
 
 
Admitindo-se que o ruído só pode surgir sob a forma de impulsos de 
duração inferior a três períodos de relógio (impulsos a 1 quando a linha está a 0, 
e impulsos a 0 quando a linha está a 1), o funcionamento do repetidor deve ser 
tal que a saída S deve seguir a entrada E, com um certo atraso, mas não reagir a 
impulsos de duração inferior a três períodos de relógio (ruído) que surjam no 
sinal de entrada E. 
Assim, para conseguir a função desejada de eliminação de ruído, a saída S 
só deve mudar de valor se surgirem na entrada impulsos de duração igual ou 
superior a três períodos de relógio. 
 
a) Desenhe o diagrama de estados de Moore para o sistema de controlo 
especificado. 
b) Projecte e implemente o sistema de controlo utilizando Flip-Flops do 
tipo D. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE I 
Universidade do Algarve – Instituto Superior de Engenharia 17 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
13. Pretende-se implementar um sistema de controlo de uma porta de garagem 
motorizada, obedecendo esse sistema a um comando de rádio frequência. O 
comando tem apenas um botão, que ao ser pressionado pelo utilizador gera 
as seguintes ordens: 
 
 Se a porta estava em movimento, pára. 
 Se a porta estava parada, põe-se em movimento na direcção 
contrária à do seu último movimento. 
 
O sistema é também composto por dois sensores de fim de curso que 
detectam as posições de “abertura completa” e “fecho completo”, que permitem 
cessar os movimentos da porta, quando os mesmos são atingidos. 
Assumindo que o sinal T corresponde a um toque no botão do comando 
(sinal com a duração de um período de clock) e o sinal D corresponde à detecção 
das posições de “abertura completa” e “fecho completo”, o sistema pode ser 
representado pelo seguinte diagrama de entradas e saídas: 
 
 
 
a) Desenhe o diagrama de estados de Moore e de Mealy para o sistema de 
controlo especificado. 
b) Projecte e implemente o sistema de controlo especificado a partir de um 
dos diagramas de estados da alínea anterior. 
SISTEMAS DIGITAIS E MICROPROCESSADORES PARTE II 
Universidade do Algarve – Instituto Superior de Engenharia 18 
Curso de Especialização Tecnológica em Telecomunicações e Redes 
PARTE II – MICROPROCESSADORES