Projeto de Calculadora Digital

Prévia do material em texto

Universidade Regional Do Noroeste Do Estado Do Rio Grande Do Sul
DCEEng – Departamento de Ciências Exatas e Engenharias
Calculadora
Alunos: Cassio Gauer
Eduardo Machado
Fernanda Olsen
Gustavo Schmitt
Kelvin Melo
Professora: Laura dos Santos
Santa RosaJunho, 2017
SUMÁRIO
INTRODUÇÃO	4
1 - DESCRIÇÃO DO PROJETO	5
Tabela Verdade	6
1.2- Portas Lógicas NOT - Inversora	17
1.3- Portas Lógicas AND	17
1.4- Portas Lógicas OR	18
1.5- Decodificador BCD/ 7 segmentos	19
1.6- Display de 7 Segmentos	19
2 - SIMULAÇÃO	20
Conclusão	21
Anexo 1 – Foto da Montagem	22
ÍNDICE DE ILUSTRAÇÕES
Figura 1: Porta Logica NOT	16
Figura 2:Componente MM74HC04 - Porta Lógica NOT	16
Figura 3:Porta Lógica AND	17
Figura 4:Componente MM74HC08 - Porta Lógica AND	17
Figura 5:Porta Lógica OR	17
Figura 6:Componente MM74HC32 - porta lógica OR	18
Figura 7: Decodificador 4511	18
Figura 8: Display de 7 segmentos	19
Figura 9: Simulção no Proteus	19
INTRODUÇÃO
O projeto em questão é um circuito eletrônico digital composto por portas logicas que é capaz de efeituar a multiplicação e divisão por 2 de números compreendidos entre 0 e 15 onde os resultados são apresentados em displays de 7 segmentos.
Para a execução do projeto inicialmente foi elaborado sua tabela verdade, definido suas entradas e saídas, então seguindo essa lógica as saídas foram obtidas de acordo com o numero a ser exibido no display, sendo que os 2 primeiros mostram o número que será feita a operação os demais mostram o resultado sendo que o terceiro display mostra a dezena, o quarto a unidade e o quinto mostra os decimais. Assim obtém-se 4 saídas por display, totalizando um total de 20 saídas, conforme segue a tabela verdade.
1 - DESCRIÇÃO DO PROJETO
Neste projeto de calculadora digital evidenciam-se três módulos principais, dois destes fazem a interface com o usuário, que são o teclado e o display digital, o terceiro e mais complexo é o responsável pela execução das funções da calculadora. Como evidenciado no diagrama abaixo que destaca os principais módulos e seus subcomponentes.
Inicialmente para a execução do projeto foi elaborado sua tabela verdade de modo que o valor de A é o bit mais significativo e o E o bit menos significativo. O valor do A define se será realizada a operação de multiplicação (nível logico baixo “0”) ou divisão (nível logico alto “1”) os demais bits formam os números de 0 a 15 no sistema de numeração binário.
Então seguindo essa lógica as saídas foram obtidas de acordo com o numero a ser exibido no display, sendo que os 2 primeiros mostram o número que será feita a operação os demais mostram o resultado sendo que o terceiro display mostra a dezena, o quarto a unidade e o quinto mostra os decimais. Assim obtém-se 4 saídas por display, totalizando um total de 20 saídas, conforme segue a tabela verdade.
Tabela Verdade
	A
	B
	C
	D
	E
	D1
	D2
	D3
	D4
	D5
	0
	0
	0
	0
	0
	0000
	0000
	0000
	0000
	0000
	0
	0
	0
	0
	1
	0000
	0001
	0000
	0010
	0000
	0
	0
	0
	1
	0
	0000
	0010
	0000
	0100
	0000
	0
	0
	0
	1
	1
	0000
	0011
	0000
	0110
	0000
	0
	0
	1
	0
	0
	0000
	0100
	0000
	1000
	0000
	0
	0
	1
	0
	1
	0000
	0101
	0001
	0000
	0000
	0
	0
	1
	1
	0
	0000
	0110
	0001
	0010
	0000
	0
	0
	1
	1
	1
	0000
	0111
	0001
	0100
	0000
	0
	1
	0
	0
	0
	0000
	1000
	0001
	0110
	0000
	0
	1
	0
	0
	1
	0000
	1001
	0001
	1000
	0000
	0
	1
	0
	1
	0
	0001
	0000
	0010
	0000
	0000
	0
	1
	0
	1
	1
	0001
	0001
	0010
	0010
	0000
	0
	1
	1
	0
	0
	0001
	0010
	0010
	0100
	0000
	0
	1
	1
	0
	1
	0001
	0011
	0010
	0110
	0000
	0
	1
	1
	1
	0
	0001
	0100
	0010
	1000
	0000
	0
	1
	1
	1
	1
	0001
	0101
	0011
	0000
	0000
	1
	0
	0
	0
	0
	0000
	0000
	0000
	0000
	0000
	1
	0
	0
	0
	1
	0000
	0001
	0000
	0000
	0101
	1
	0
	0
	1
	0
	0000
	0010
	0000
	0001
	0000
	1
	0
	0
	1
	1
	0000
	0011
	0000
	0001
	0101
	1
	0
	1
	0
	0
	0000
	0100
	0000
	0010
	0000
	1
	0
	1
	0
	1
	0000
	0101
	0000
	0010
	0101
	1
	0
	1
	1
	0
	0000
	0110
	0000
	0011
	0000
	1
	0
	1
	1
	1
	0000
	0111
	0000
	0011
	0101
	1
	1
	0
	0
	0
	0000
	1000
	0000
	0100
	0000
	1
	1
	0
	0
	1
	0000
	1001
	0000
	0100
	0101
	1
	1
	0
	1
	0
	0001
	0000
	0000
	0101
	0000
	1
	1
	0
	1
	1
	0001
	0001
	0000
	0101
	0101
	1
	1
	1
	0
	0
	0001
	0010
	0000
	0110
	0000
	1
	1
	1
	0
	1
	0001
	0011
	0000
	0110
	0101
	1
	1
	1
	1
	0
	0001
	0100
	0000
	0111
	0000
	1
	1
	1
	1
	1
	0001
	0101
	0000
	0111
	0101
Com a tabela verdade finalizada pega se cada saída e faz-se sua simplificação pelo método de Veitch Karnaugh, conforme mapas abaixo.
Display 1 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
S1= 0 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
 
S2=0
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
 
 S3= 0
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
1
	
1
	
1
	
1
	
11
	
0
	
0
	
1
	
1
	 0
A
	 DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
1
	
1
	
1
	
1
	
11
	
0
	
0
	
1
	
1
	 1
A
S4= BC + BD 
 Dislay 2
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
1
	
1
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
1
	
1
	
0
	
0
	 1
A
S5= 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
1
	
1
	
1
	
1
	 
10
	
0
	
0
	
1
	
1
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
1
	
1
	
1
	
1
	 
10
	
0
	
0
	
1
	
1
	
11
	
0
	
0
	
0
	
0
	 1
A
S6= C + CD 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
1
	
1
	 
01
	
0
	
0
	
1
	
1
	 
10
	
1
	
1
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
1
	
1
	 
01
	
0
	
0
	
1
	
1
	 
10
	
1
	
1
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
 
S7= D + BC
 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
1
	
1
	
0
	 
01
	
0
	
1
	
1
	
0
	 
10
	
0
	
1
	
1
	
0
	
11
	
0
	
1
	
1
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
1
	
1
	
0
	 
01
	
0
	
1
	
1
	
0
	 
10
	
0
	
1
	
1
	
0
	
11
	
0
	
1
	
1
	
0
	 1
A
 
S8= E
Display 3
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
1011
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
 
S9= 0
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
 
S10= 0
 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
1
	
1
	
1
	
1
	
11
	
0
	
0
	
1
	
1
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
S11= BC + BD 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
1
	
1
	
1
	 
10
	
0
	
0
	
1
	
0
	
11
	
1
	
1
	
0
	
0
	 0
A
 
 S12= CE + CD + CDE +B
Display 4
 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
1
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
1
	
11
	
0
	
1
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
 
 S13= C + BCD + BE
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
1
	
1
	 
01
	
0
	
0
	
1
	
0
	 
10
	
1
	
1
	
0
	
0
	
11
	
1
	
1
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
1
	
1
	
1
	
1
	
11
	
1
	
1
	
1
	
1
	 1
A
 
 S14=D + DE + AB + BC+ B
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
1
	
1
	
1
	
1
	 
10
	
1
	
1
	
1
	
1
	
11
	
0
	
0
	
0
	
0
	 1
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
1
	
1
	
0
	 
01
	
0
	
0
	
0
	
1
	 
10
	
0
	
1
	
0
	
0
	
11
	
1
	
0
	
1
	
0
	 0
A
 
 S15= AC +E + CD + BCE + BE + BCDE
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
1
	
1
	 
01
	
0
	
0
	
1
	
1
	 
10
	
0
	
0
	
1
	
1
	
11
	
0
	
0
	
1
	
1
	 1
A
 
S16= AD
 Display 5
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
1
	
1
	
0
	 
01
	
0
	
1
	
1
	
0
	 
10
	
0
	
1
	
1
	
0
	
11
	
0
	
1
	
1
	
0
	 1
A
S17= 0
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
 
S18= AE
 
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 1
A
S19= 0
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
0
	
0
	
0
	 
01
	
0
	
0
	
0
	
0
	 
10
	
0
	
0
	
0
	
0
	
11
	
0
	
0
	
0
	
0
	 0
A
	DE
BC
	
00
	
01
	
10
	
11
	 
00
	
0
	
1
	
1
	
0
	 
01
	
0
	
1
	
1
	
0
	 
10
	
0
	
1
	
1
	
0
	
11
	
0
	
1
	
1
	
0
	 1
A
S20= AE
Com todos os sinais de saída simplificados começa-se a montagem do circuito em protoboard realizando as operações logicas utilizando portas logicas and, or, porta inversora not e um circuito decodificador do sistema binário para o display de 7 segmentos. 
1.2- Portas Lógicas NOT - Inversora
 	Porta que inverte um sinal de entrada, por exemplo: se na entrada tiver nível logico alto, na saída terá nível logico baixo.
 
Figura 1: Porta Logica NOT
Figura 2:Componente MM74HC04 - Porta Lógica NOT
 1.3- Portas Lógicas AND
Porta que faz a multiplicação de dois ou mais sinais de entrada e saída resulta de acordo com o tabela da figura 3.
 
Figura 3:Porta Lógica AND
Figura 4:Componente MM74HC08 - Porta Lógica AND
1.4- Portas Lógicas OR
Porta que faz a soma de dois ou mais sinais de entrada e saída resulta de acordo com o tabela da figura 4.
 
Figura 5:Porta Lógica OR
Figura 6:Componente MM74HC32 - porta lógica OR
1.5- Decodificador BCD/ 7 segmentos
Um decodificador desse tipo recebe nas suas entradas um sinal em binário de 4 bits e transforma em um sinal para utilizar em um display de 7 segmentos.
Figura 7: Decodificador 4511
1.6- Display de 7 Segmentos
Um display de sete segmentos, é um tipo de display (mostrador) usado como alternativa a displays de matriz de pontos mais complexos e dispendiosos. Displays de sete segmentos são comumente usados em eletrônica como forma de exibir uma informação alfanumérica (binário, octadecimal, decimal ou hexadecimal) que possa ser prontamente compreendida pelo usuário sobre as operações internas de um dispositivo. Seu uso é corriqueiro por se tratar de uma opção barata, funcional e de fácil configuração.
Figura 8: Display de 7 segmentos
2 - SIMULAÇÃO
Para a montagem das expressões foi utilizado o software Proteus, programa para realização de montagens eletrônicas. 
Figura 9: Simulção no Proteus
Conclusão
Com este projeto tivemos a oportunidade de aplicar os conhecimentos teóricos aprendidos em sala de aula, e pratica, tendo um maior entendimento de como as portas logicas funcionam.
Apesar de este projeto ser demasiadamente simplificativo quando comparado ao de uma calculadora convencional, sua implementação se mostrou maçante e penosa, especialmente no que diz respeito a implementação das operações de multiplicação e divisão, sua implementação também mostrou como os mais simples circuitos eletrônicos quando devidamente agrupados conseguem executar operações diversas. 
Porém o projeto peca por ter poucas otimizações, muitas das lógicas combinacionais são redundantes ou poderiam ser efetuadas de forma mais concisa. Talvez isso pudesse reduzir de forma significativa o número de componentes empregados.
Anexo 1 – Foto da Montagem