Avalia--o 1_GABARITO - ED_1 (2)

Prévia do material em texto

Página 1 de 6 
 
 
Avaliação Parcial – Eletrônica Digital – 3° período 
Instituto Federal de Minas Gerais 
Campus Avançado Itabirito 
Professor: Helvécio de Almeida Júnior 
Curso Engenharia em Elétrica 
24/07/2023 Nota: 20/20 
Estudante: GABARITO 
 
Esta prova é composta de 4 questões. Deixe a memória de cálculo de todas as questões. É PERMITIDO 
usar calculadora. 
 
Questão 01 – Para as afirmações a seguir, marque V quando forem verdadeiras e F quando forem falsas. Onde, 
para o último caso, devem ser justificados os erros das afirmações. Não serão consideradas como certas, as 
afirmações falsas sem justificativa ou com justificativa incompleta/errada (10 pts). 
A - (F) 5610 = 3716. 
56
16
= 3 + 𝑟𝑒𝑠𝑡𝑜 8 →
3
16
= 0 + 𝑟𝑒𝑠𝑡𝑜 3 
Logo: 
5610 = 3816 
B - (F) 111100002 = 15016. 
Grupo F 0 
Número 1111 0000 
Logo: 
1111 00002 = 𝐹016 
C - (F) 111100002 = 24216. 
Grupo F 0 
Número 1111 0000 
Logo: 
1111 00002 = 𝐹016 
D - (V) 1010 = 10000𝐵𝐶𝐷. 
 
 
 
 
 
 
 
Página 2 de 6 
 
E - (F) 1112 = 101𝐺𝑅𝐴𝑌. 
Binário GRAY 
000 000 
001 001 
010 011 
011 010 
100 110 
101 111 
110 101 
111 100 
F - (V) A tabela verdade mostra o valor da saída para cada combinação de entrada. 
G - (F) O diagrama de tempo mostra as transições de uma determinada entrada (ou saída) em cada instante de 
tempo, onde somente é possível visualizar estes diagramas em circuitos combinacionais. 
O diagrama de tempo pode ser utilizado em qualquer tipo de circuito. 
H - (F) Na expressão algébrica, a porta OU é representada pelo símbolo “.”. 
O símbolo correto é “+”. 
I - (V) A porta E só gera nível ALTO com 1 combinação de entrada. 
J - (V) A pota NÃO é a única porta que apresenta apenas 1 entrada. 
K - (F) 𝑥 + �̅� = 0. 
Para 𝑥 = 1, teremos que 𝑥 + �̅� = 1 + 0 = 1 ≠ 0. 
L - (V) 𝑥�̅� = 0. 
M - (V) 𝑥 + 𝑥𝑦 = 𝑥. 
N - (V) 𝑥 + �̅�𝑦 = 𝑥 + 𝑦. 
O - (F) O circuito abaixo tem a expressão lógica 𝑦 = 𝐴𝐶 + 𝐵𝐶 + �̅�𝐵𝐶. 
 
A segunda porta AND possui uma NOT na entrada, logo: 
Página 3 de 6 
 
𝑦 = 𝐴𝐶 + 𝐵𝐶̅ + �̅�𝐵𝐶 
P - (F) (𝑥 + 𝑦)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ = 𝑥𝑦̅̅ ̅. 
Segundo o teorema de DeMorgan: 
(𝑥 + 𝑦)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ = �̅�. �̅� 
Q - (V) (𝑥. 𝑦)̅̅ ̅̅ ̅̅ ̅ = �̅� + �̅�. 
R - (V) 𝑦 = (�̅� + 𝐶)(𝐵 + �̅�)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ = 𝐴𝐶̅ + �̅�𝐷. 
S - (V) O circuito abaixo é equivalente a 𝐴. 𝐵. 
 
T - (F) O circuito abaixo é equivalente a 𝐴. 𝐵. 
 
Segundo o teorema de DeMorgan: 
�̅�. �̅�̅̅ ̅̅ ̅ = 𝐴 + 𝐵 
 
Página 4 de 6 
 
Questão 2 – (ENADE, 2019) Durante uma transmissão digital de dados é possível a ocorrência de erros. Estes 
erros fazem com que o receptor receba uma informação diferente da que foi enviada. Existem diferentes métodos 
para a detecção de erros, como o método de paridade e o método de redundância cíclica. O método de paridade 
é bastante restrito, principalmente no que diz respeito à necessidade de detecção de erros múltiplos. Já o método 
de redundância cíclica possui a capacidade de detectar erros múltiplos. Circuitos divisores simples usando 
registradores de deslocamento podem ser utilizados no método de redundância cíclica. O circuito a seguir foi 
concebido para atuar como gerador de paridade par 4-bits (quando o número de bits iguais a 1 na entrada for 
ímpar, produzirá a saída igual a 1), mas não funcionou adequadamente. Identifique a falha desse circuito, 
reprojete e desenhe um circuito correto, utilizando-se apenas três portas lógicas (2,5 pts). 
 
A porta EXOR detecta quando os bits são diferentes, assim a primeira porta irá gerar 1 somente quando tiver 
apenas um nível ALTO entre A e B, logo para os 1s ímpares entre A e B. O mesmo irá ocorrer com a EXOR 
inferior, mas entre C e D. 
Por fim, falta comparar estes dois últimos resultados, que só pode gerar nível ALTO, caso apenas uma das EXORs 
tiver gerado nível ALTO, portanto, deve-se substituir a última OR por uma EXOR, como mostrado abaixo. 
 
 
 
 
 
Página 5 de 6 
 
Questão 3 – (ENADE, 2019) Para solução de determinada tarefa de automação foi detectada a necessidade de se 
resolver um problema lógico para uma entrada ABC de 3 bits, sendo A o bit mais significativo. A saída y deve 
assumir nível lógico 1 quando a entrada ABC for par e maior que 4. Quando o valor ABC for menor que quatro, 
a saída y deve assumir o valor da expressão A ⊕ B. Caso ocorram situações não previstas, o valor da saída é 
irrelevante. Nesse contexto, escreva a expressão booleana que soluciona este problema (2,5 pts). 
 
Fazendo a tabela verdade do problema acima: 
A B C y 
0 0 0 0 
0 0 1 0 
0 1 0 1 
0 1 1 1 
1 0 0 X 
1 0 1 0 
1 1 0 1 
1 1 1 0 
 
Escolhendo 𝑋 = 0 e usando a soma de produtos, teremos que uma das respostas que soluciona este problema 
será: 
𝑦 = �̅�𝐵𝐶̅ + �̅�𝐵𝐶 + 𝐴𝐵𝐶̅ 
 
 
 
 
Página 6 de 6 
 
Questão 4 – Analise e explique, com detalhes, o circuito abaixo (5 pts). 
 
 
Ao pressionar o botão SW1 será jogado nível ALTO na entrada R do latch desligando a saída. 
Com o feixe de luz atingindo o fototransistor, o mesmo irá se comportar como uma chave fechada, assim teremos 
nível BAIXO na entrada S do latch, com a interrupção do feixe, o fototransistor irá abrir e um nível ALTO será 
jogado na entrada S do latch, ligando a saída. 
Portanto, cortando o feixe luminoso, o alarme irá ligar, mesmo com o retorno do feixe luminoso, somente 
desligando com aperto do botão SW1.