Engenharias

Brasil

Engenharia Elétrica

pt-br

Lógica de Programação

Lógica de Programação é uma disciplina fundamental para quem deseja se tornar um programador. Durante as aulas, os alunos aprendem a desenvolver algoritmos, estruturas de controle de fluxo, tipos de dados, variáveis, funções e procedimentos. A disciplina é importante para que o aluno possa entender como os programas funcionam e como eles são construídos. O conhecimento em Lógica de Programação é essencial para quem deseja seguir carreira na área de tecnologia da informação, pois é a base para o aprendizado de diversas linguagens de programação.

Exam

Text

LÓGICA PROGRAMÁVEL

RESTRICTED

Exatas

Ciência da Computação

Programação

Linguagem de Programação

Graduate

Rafael Moreira

Outros

Other

Os IP cores são blocos de hardware que executam tarefas específicas.
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos...

Os IP cores são blocos de hardware que executam tarefas específicas.
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um processador IP core em sua arquitetura interna é chamada de:
A SOC
B SOPC
C SO
D ARM
E RISC

General Studies

Aprimorando com Questões: Compartilhando questões para auxiliar no aprimoramento de habilidades e conhecimentos em diversas áreas do conhecimento. Vamos juntos aprimorar nossas habilidades e conhecimentos através dessas questões desafiadoras!

Aprimorando com Questões

A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código sequencial.
Na entidade de uma memória RAM bidirecional o modo ...

A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código sequencial.
Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu barramento de dados é:
A IN
B OUT
C BIDIR
D INOUT
E BUFFER

Exercícios Para o Aprendizado: Compartilhando exercícios para auxiliar no aprendizado e aprimoramento de habilidades em diversas áreas do conhecimento. Vamos juntos praticar e aprimorar nossos conhecimentos através desses exercícios desafiadores!

Exercícios Para o Aprendizado

Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF / ELSE sem máquina de estados, sempre utilizand...

Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF / ELSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou descida.
No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite carregar um valor inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o reset é __________ e a carga de dados é ____________.
A síncrono ; paralela síncrona
B assíncrono ; paralela assíncrona
C assíncrono ; paralela síncrona
D síncrono ; serial síncrona
E assíncrono ; serial síncrona

Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativ...

Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n.
II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita.
III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux.
IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas.
A V, F, V, V
B F, V, V, V
C F, F, V, V
D V, V, F, F
E V, F, F, V

Questões para Estudantes: Compartilhando questões desafiadoras para estudantes de diversas áreas do conhecimento. Vamos juntos testar nossos conhecimentos e aprender mais sobre os assuntos que nos interessam!

Questões para Estudantes

Registradores de deslocamento em VHDL realizam a transferência de dados, podendo realizar conversões de dados em formato serial e paralelo.
Conside...

Registradores de deslocamento em VHDL realizam a transferência de dados, podendo realizar conversões de dados em formato serial e paralelo.
Considerando o uso de vetores para descrever os dados, em um registrador de entrada serial e saída serial a operação que realiza o deslocamento de dados é:
A divisão
B subtração
C multiplicação
D concatenação
E negação

Testando o Conhecimento: Compartilhando questões para testar o conhecimento em diversas disciplinas do ensino superior, médio e pós-graduação. Vamos juntos testar nossos conhecimentos e aprender mais sobre os assuntos que nos interessam!

Testando o Conhecimento

Sobre geradores de sinais em VHDL:
Está(ão) correta(s) apenas:
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (...

Sobre geradores de sinais em VHDL:
Está(ão) correta(s) apenas:
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) para sua implementação em código sequencial.
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código concorrente.
III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto enquanto o contador não chega em zero.
A I e II
B I e III
C II e III
D II
E III

Desvendando com Questões: Compartilhando questões para auxiliar na compreensão e aprimoramento de conhecimentos em diversas áreas do conhecimento. Vamos juntos desvendar essas questões desafiadoras e aprimorar nossos conhecimentos!

Desvendando com Questões

Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL.
Quanto à veracidade dessas sentenças, marque a alternativa correta:
I – O ...

Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL.
Quanto à veracidade dessas sentenças, marque a alternativa correta:
I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente.
II – O codificador de prioridade pode ser implementado com construção WITH SELECT, utilizando código sequencial.
III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN BIT_VECTOR (4 DOWNTO 0).
IV – Considerando um decodificador BCD para 7 segmentos para um display anodo comum, cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o dígito decimal 4 com o ponto decimal, o código binário na saída do decodificador é 00011001.
A V, F, V, V
B V, V, F, F
C F, V, V, V
D F, F, V, V
E V, F, F, V

Exercícios Para o Conhecimento: Compartilhando exercícios para auxiliar no aprimoramento do conhecimento em diversas disciplinas do ensino superior, médio e pós-graduação. Vamos juntos praticar e aprimorar nossos conhecimentos!

Exercícios Para o Conhecimento

Organização de Computadores

A disciplina de Organização de Computadores estuda a arquitetura e o funcionamento dos computadores, desde os níveis mais baixos, como a organização dos circuitos eletrônicos, até os níveis mais altos, como a interação com o sistema operacional. Durante as aulas, os alunos aprendem sobre a estrutura dos processadores, memórias, dispositivos de entrada e saída, barramentos e outros componentes do computador. A disciplina é importante para profissionais da área de tecnologia da informação, que precisam entender como os computadores funcionam para desenvolver e otimizar sistemas e aplicações.

Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. A instrução de carga direta do Acumulador (LDdA,n) é executa...

Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por:
A [Pc-1]
B [Pc+1]
C [[Pc+1]]
D [Pg&0]
E [[Pg&0]]

Humanas / Sociais

Teologia

É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação.
Para gerar sinais aleatór...

É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação.
Para gerar sinais aleatórios como estímulos em região de código sequencial utiliza-se o comando:
A	UNTIL
B	WAIT
C	AFTER
D	FOR
E	WHEN

Universidade Estácio de Sá

andre gomes

O NIOS II é o processador software core da Altera. O nome do seu barramento interno que interliga todos os seus componentes é:
A - Altera Switch Fa...

O NIOS II é o processador software core da Altera. O nome do seu barramento interno que interliga todos os seus componentes é:
A - Altera Switch Fabric
B - Quartus Switch Fabric
C - Avalon Switch Fabric
D - Avalon Switch Industry
E - Altera Switch Industry

Questões Para o Saber: Compartilhando questões para auxiliar no aprendizado e aprimoramento de habilidades em diversas áreas do conhecimento. Vamos juntos aprender mais sobre os assuntos que nos interessam através dessas questões desafiadoras!

Questões Para o Saber

MaterialAggregator/Subjects/Materials/Recent

MaterialAggregator/Subjects/Questions/New

LÓGICA PROGRAMÁVEL

Conteudo restrito apenas para assinantes