Grátis: Questão 3/10 - Lógica Programável A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de projetos de lógica programável. ... – Questões Respondidas

Lógica de Programação

Outros

Questão 3/10 - Lógica Programável A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de projetos de lógica programável. Um dos processos de compilação que já permite simular o projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas: A Otimização lógica e montagem B Posicionamento e roteamento C Otimização lógica e mapeamento da tecnologia Você assinalou essa alternativa (C) Você acertou!

A Otimização lógica e montagem
B Posicionamento e roteamento
C Otimização lógica e mapeamento da tecnologia
D Análise de temporização e otimização lógica
E Roteamento e montagem

Progresso com Exercícios

ano passado

Progresso com Exercícios

ano passado

Lógica Programável em VHDL

Lógica Programável em VHDL

Respostas

Ed

ano passado

Vamos analisar as alternativas apresentadas em relação ao processo de compilação "Analysis & Synthesis" no software Altera Quartus II: A) Otimização lógica e montagem - Esta etapa não é a correta para a fase de "Analysis & Synthesis". B) Posicionamento e roteamento - Esta etapa ocorre após a síntese, não faz parte do "Analysis & Synthesis". C) Otimização lógica e mapeamento da tecnologia - Esta é a alternativa correta, pois descreve as etapas que ocorrem durante a fase de "Analysis & Synthesis". D) Análise de temporização e otimização lógica - Esta etapa é mais relacionada à fase de implementação e não ao "Analysis & Synthesis". E) Roteamento e montagem - Assim como a alternativa B, esta etapa ocorre após a síntese. Portanto, a alternativa correta que contém todos os itens verdadeiros sobre o processo de "Analysis & Synthesis" é: C) Otimização lógica e mapeamento da tecnologia. Você acertou!

Essa resposta te ajudou?

0

0

left-side-bubbles-background

right-side-bubbles-background

Crie sua conta grátis para liberar essa resposta. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Ainda com dúvidas?

Envie uma pergunta e tenha sua dúvida de estudo respondida!

Essa pergunta também está no material:

Lógica Programável em VHDL

Lógica Programável em VHDL

Mais perguntas desse material

Questão 1/10 - Lógica Programável Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo definido. Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são: A BIT e BIT_VECTOR B STRING e BIT_VECTOR C STD_LOGIC e BIT_VECTOR D STD_LOGIC e STD_LOGIC_VECTOR Você assinalou essa alternativa (D) Você acertou!

A BIT e BIT_VECTOR
B STRING e BIT_VECTOR
C STD_LOGIC e BIT_VECTOR
D STD_LOGIC e STD_LOGIC_VECTOR
E BIT e STD_LOGIC_VECTOR

Questão 2/10 - Lógica Programável A linguagem HDL permite descrever circuitos digitais. A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever: A a tensão de nível alto e a corrente de entrada B o tempo de propagação e a capacidade de corrente C o tempo de propagação e a intensidade de sinais Você assinalou essa alternativa (C) Você acertou!

A a tensão de nível alto e a corrente de entrada
B o tempo de propagação e a capacidade de corrente
C o tempo de propagação e a intensidade de sinais
D a tensão de alimentação e a intensidade de sinais
E a capacitância das portas e a intensidade de sinais

Questão 4/10 - Lógica Programável A máquina de estados é um circuito sequencial que transita em uma sequência finita de estados. Dadas as seguintes sentenças sobre máquinas de estados em VHDL: I – A transição de estados é comandada por uma entrada de clock. II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual. III – Na máquina de Moore o valor de saída é indicado no arco (seta). IV – A implementação se dá em uma estrutura sequencial PROCESS. V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS. Marque a alternativa que contém apenas as sentenças corretas.

A I, II e III, somente.
B I, II e IV, somente.
C II, III e V, somente.
D I, III e V, somente.
E I, IV e V, somente.

Questão 5/10 - Lógica Programável Os dispositivos CPLDs são uma evolução dos SPLDs. A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) associado a circuitos adicionais em sua saída, incluindo um registrador e multiplexadores. Esta estrutura é chamada de:

A Microcélula
B Macrocélula
C LUT
D LE
E PIA

Questão 6/10 - Lógica Programável O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de desenvolvimento permite a prototipagem e teste de projetos. A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de:

A USB-B
B ASP
C RS232
D SPI
E JTAG

Questão 7/10 - Lógica Programável Na conversão de um algoritmo para uma descrição VHDL é necessário entender quais tipos de circuitos são utilizados, ou seja, as unidades funcionais empregadas. Uma tomada de decisão, por exemplo, é realizada por meio de um circuito:

A multiplexador
B registrador
C comparador
D subtrator
E de seleção

Questão 8/10 - Lógica Programável
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada. Os comandos sequenciais ficam em 3 regiões de código específicas, que são:

A PROCESS, FUNCTION, COMPONENT
B PROCESS, PACKAGE, PROCEDURE
C PROCESS, FUNCTION, PROCEDURE
D FUNCTION, PROCEDURE, BLOCK
E FUNCTION, PROCESS, MAP

Questão 9/10 - Lógica Programável Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e em seguida define-se a entidade de projeto. Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são:

A IN, OUT, INOUT, USER
B IN, OUT, BUFFER, RTL
C IN, OUT, INOUT, BUFFER
D INOUT, OUT, BUFFER, WORK
E IN, INOUT, OUT, STD

Questão 10/10 - Lógica Programável A primeira estrutura básica de um dispositivo de lógica programável possuía tanto o plano AND como o plano OR configuráveis. Esta estrutura é chamada de:

A PAL
B LAP
C PLA
D ALP
E LPA