ATIVIDADE 4 ARQUITETURA

Prévia do material em texto

• Pergunta 1 
 
 
 
Sobre os principais elementos de projeto para os barramentos, considere: 
I. A permissão para enviar sinais nas linhas do barramento pode ser controlada de forma 
central ou distribuída. 
II. Os sinais no barramento podem ser sincronizados com um clock central ou enviados de 
forma assíncrona com base na transmissão mais recente. 
III. Refere-se ao número de linhas de endereço e número de linhas de dados. 
As descrições contidas nos itens I, II e III referem-se correta e respectivamente a: 
 
 
Resposta Selecionada: b. 
arbitração, temporização e largura. 
Resposta Correta: b. 
arbitração, temporização e largura. 
 
 
• Pergunta 2 
 
 "A sua estrutura física é constituída por uma resina, como o policarbonato 
onde as informações são registradas digitalmente, de maneira impressa no 
disco, como uma série de sulcos microscópicos nessa superfície de 
policarbonato. Essa gravação é feita a partir de um laser de precisão e alta 
intensidade." 
A frase acima refere-se a qual dispositivo? 
 
Resposta Selecionada: c. 
 CD-ROM 
Resposta Correta: c. 
 CD-ROM 
 
 
• Pergunta 3 
 
Sobre o barramento é correto afirmar: 
Resposta 
Selecionada: 
d. 
Quanto mais linhas de endereço tiver um barramento, mais memória a 
CPU pode endereçar diretamente. 
Resposta Correta: d. 
Quanto mais linhas de endereço tiver um barramento, mais memória a 
CPU pode endereçar diretamente. 
 
 
• Pergunta 4 
 
Sobre o computador e seus periféricos, é correto afirmar que: 
Resposta Selecionada: d. 
O teclado é um periférico que permite comunicação bidirecional. 
Resposta Correta: d. 
O teclado é um periférico que permite comunicação bidirecional. 
 
 
• Pergunta 5 
 
A utilização dos dispositivos de E/S segue um roteiro para verificar a sua 
disponibilidade ou não baseada em handshake. Apenas como informação, esse 
mecanismo é também utilizado para se estabelecer uma conexão em redes baseadas 
em TCP/IP. 
 
Para essa questão, imagine que se tem um processador P, um módulo de E/S denotado 
aqui por M e uma lista de eventos e sinais mencionados a seguir: 
 
 
Sinais: 
i. sinal que representa a requisição; 
ii. sinal que representa o comando que efetiva a utilização; 
iii. sinal que representa uma confirmação do tipo “OK”. 
Eventos: 
a) mensagem no sentido P → M; 
b) mensagem no sentido M → P. 
 
Tendo em vista a numeração dos eventos e sinais, escolha a opção que represente a 
sequência correta de ativação. 
 
 
Resposta 
Selecionada: 
d. 
Mensagem (a), sinal (i); mensagem (b), sinal (iii); mensagem 
(a), sinal (ii). 
Resposta Correta: d. 
Mensagem (a), sinal (i); mensagem (b), sinal (iii); mensagem 
(a), sinal (ii). 
Feedback 
da 
resposta: 
Parabéns! A sua resposta está correta! Realmente, para efetivar a 
utilização do dispositivo de E/S deve-se, antes, verificar a sua 
disponibilidade para que, depois, caso positivo, haja a consumação do 
uso. Essa sequência de três eventos caracteriza o mecanismo 
denominado como handshake. 
 
 
• Pergunta 6 
 
Um tipo de memória interna que encontramos nos computadores, é a memória tipo ROM. Esse 
tipo de memória, não volátil, é utilizada em ocasiões nas quais requer apenas operações de 
leitura, como por exemplo: bibliotecas de funções, para que sejam usadas frequentemente (tal 
como BIOS – Basic Input/Output System), tabelas de funções ou informações fixas a serem 
demandadas pelo sistema computacional. 
Nesse ponto, você pode estar perguntando: mas, se é apenas de leitura e pode conter código 
(instruções), como foi feita a gravação das instruções na ROM? A memória ROM pode ser 
classificada em relação ao momento no qual poderá ser realizada a gravação, da seguinte forma 
(STALLINGS, 2010): 
I. ROM – no tipo ROM original, as instruções eram gravadas no momento da fabricação do chip; 
II. PROM (ROM programável – Programmable ROM) – a escrita, neste caso, poderá ser realizada 
uma única vez. Para tanto, será necessário um ambiente de programação que possua uma 
interface física (por exemplo, usando um cabo serial) para que seja realizada a programação do 
dispositivo; 
III. EPROM (PROM apagável – Erasable PROM) – semelhante à PROM, porém permite várias 
gravações. Para se gravar um novo conjunto de informações (dados ou código), é necessário 
 
realizar a etapa de apagamento, submetendo o dispositivo a um banho de luz ultravioleta. Neste 
tipo de componente, existe, no invólucro, uma região translúcida para permitir que a luz 
ultravioleta atinja a região interna do componente; 
IV. EEPROM (PROM apagável eletricamente – Electrically Erasable PROM) – igualmente à EPROM, 
permite o apagamento das informações para que seja feita uma nova gravação. Porém, em vez 
de se utilizar luz ultravioleta, o processo de apagamento se faz mediante sinais elétricos. 
Após a leitura do texto acima podemos afirmar: 
Resposta Selecionada: a. 
Todos os itens estão corretos. 
Resposta Correta: a. 
Todos os itens estão corretos. 
 
 
• Pergunta 7 
 
São caracterísicas de computadores que utilizam arquitetura RISC: 
 . banco de registradores envolvendo um número maior de GPRs (General Purpose Registers, em 
português, Registradores de Propósito Geral). A quantidade maior de registradores permite 
uma maior otimização de seu uso – seja pela maior probabilidade de reaproveitamento de 
valores previamente carregados, ou seja, pela possibilidade de usar o renomeamento de 
registradores em caso de hazards de dados; 
I. conjunto de instruções complexas: as instruções de uma máquina RISC são complexas. Sendo 
complexas, não pode-se aproveitar melhor os conceitos inerentes ao sistema de pipeline; 
II. otimização de pipeline: devido às próprias características das instruções, o pipeline pode ter 
sua otimização feita de forma mais agressiva; 
Podemos afirmar que estão corretos os itens: 
 
Resposta Selecionada: a. 
Apenas os itens I e III estão corretos. 
Resposta Correta: a. 
Apenas os itens I e III estão corretos. 
 
 
• Pergunta 8 
 
Em termos de sistemas operacionais para multiprocessadores, considere: 
 
I. Uma das possibilidades de se organizar um sistema operacional de multiprocessador é dividir 
estaticamente a memória em muitas partições de acordo com o número de CPUs e dar a cada 
CPU sua própria memória e sua própria cópia privada do sistema operacional. 
 
II. Uma forma ainda melhor para otimizar um sistema operacional de multiprocessador é 
permitir que todas as CPUs compartilhem o código do sistema operacional e façam cópias 
privadas somente dos dados. 
 
III. Se duas CPUs num multiprocessador baseado em barramento, sem a utilização de cache, 
tentam acessar a mesma posição de memória exatamente no mesmo instante, as duas 
conseguirão o barramento, com acesso a posições distintas de memória. 
 
IV. No modelo de multiprocessadores mestre-escravo, uma cópia do sistema operacional e suas 
tabelas estão presentes na CPU 1 e em nenhuma outra mais, sendo que todas as chamadas ao 
sistema são redirecionadas para a CPU 1 para processamento nela. Em contrapartida, a CPU 1 
não pode executar processos do usuário. 
 
 
Está correto o que consta APENAS em 
Resposta Selecionada: b. 
I e II. 
Resposta Correta: b. 
I e II. 
 
 
• Pergunta 9 
 
Uma das características do modelo RISC é o fato de seu conjunto de instruções contemplar 
instruções mais simples (reduzidas). Para que a concepção do processador RISC fosse 
idealizada, alguns levantamentos foram feitos para que a ISA (Instruction Set Architecture, em 
português, Arquitetura de Conjunto de Instruções ) fosse projetada. Tais levantamentos 
referiram-se a: 
 . frequência de uso das operações: o índice permitiu consolidarquais operações necessitariam 
mais otimizações e como ficaria o relacionamento do processador com o sistema de memória. O 
referido índice permitiu, também, estudos sobre o emprego de superescalaridade nos 
processadores RISC; 
I. frequência de uso dos operandos: essa métrica permitiu que o sistema de memória fosse 
projetado, incluindo a estimativa de tamanho e os mecanismos associados ao banco de 
registradores e memória cache; 
II. sequência de execução das instruções: a análise da sequência permitiu um estudo mais 
aprofundado da estrutura do pipeline. 
Após a análise do texto acima podemos afirmar: 
 
 
Resposta Selecionada: a. 
Todos os itens estão corretos. 
Resposta Correta: a. 
Todos os itens estão corretos. 
 
 
• Pergunta 10 
 
A unidade de lógica de E/S desempenha a função de gerenciamento dos dispositivos de E/S 
além de ser o módulo responsável pelo recebimento das requisições (pelas linhas de controle e 
de endereço) e instanciações ou recebimento das informações por meio dos registradores de 
dados e de estado/controle. 
Como funcionalidades dos módulos de E/S podemos citar (STALLINGS, 2010): 
 . controle e temporização: o controle e temporização são funcionalidades fundamentais para 
permitir a sincronização de acesso e uso dos dispositivos sob a coordenação do módulo de E/S; 
I. interação com o processador e com os dispositivos de E/S: a interação com o processador 
permite o recebimento das demandas (representadas por sinais e de palavras de controle) e, 
também, permite o envio ou o recebimento das informações a serem manipuladas. Essa 
demanda é completada pela ativação dos dispositivos de E/S para a coleta ou envio dos dados 
perante o mundo externo; 
II. clock: por fim, esse pino entrega o pulso declockpara a sincronização das ações realizadas pela 
memória para proceder a ação de leitura ou gravação das informações. 
III. detecção de erros: já que os dispositivos de E/S envolvem armazenamento e transmissão, como 
mencionado anteriormente, necessitam, na maior parte dos casos, de mecanismos para 
detecção de erros; 
IV. bufferização das informações sob manipulação: a técnica de armazenar temporariamente 
(bufferizar) uma informação, permite compatibilizar as taxas de transferência entre os 
dispositivos e os barramentos envolvidos, uma vez que os dispositivos de E/S tendem a ser 
mais lentos em relação ao barramento e ao processador. 
 
Após a análise dos itens acima podemos afirmar: 
Resposta Selecionada: a. 
Apenas I, II, IV e V estão corretas. 
Resposta Correta: a. 
Apenas I, II, IV e V estão corretas.