Gabarito_Lista4_SEL 412_profa Luiza

Prévia do material em texto

Escola de Engenharia de São Carlos 
Departamento de Engenharia Elétrica e de Computação 
SEL 412 Tecnologia Digital 
Profa. Luiza Maria Romeiro Codá 
Lista nº4 : Circuitos Digitais, Codificadores, decodificadores, Mux e Demux 
1. O codificador de endereço é um dispositivo amplamente utilizado em circuitos digitais, 
principalmente naqueles microcontrolados e microprocessados. Basicamente, este 
dispositivo recebe um sinal nível alto de um ou mais dos 4 dispositivos conectados e ele 
e de acordo com a prioridade pré-estabelecida, envia ao microprocessador o endereço 
daquele dispositivo que fez a requisição e que possui a maior prioridade. De posse deste 
endereço, o processador inicia a comunicação com este dispositivo enquanto que os 
demais aguardam. A figura 1 ilustra a aplicação de um codificador de endereço com 4 
entradas. 
Apresente a tabela verdade, a expressão simplificada por mapa de Karnaugh e o circuito 
lógico 
 
 
RESPOSTA: 
Tabela Verdade: 
D0 D1 D2 D3 b1 b0 
1 X X X 0 0 
0 1 X X 0 1 
0 0 1 X 1 0 
0 0 0 1 1 1 
 
Saída b0: b = D1 + 𝑫𝟎̅̅ ̅̅ 𝑫𝟐̅̅ ̅̅ 𝑫𝟑 
 
 𝐷0 .̅̅ ̅̅ ̅ 𝐷1.̅̅ ̅̅̅ 𝐷0 ̅̅ ̅̅̅ 𝐷1 𝐷0𝐷1 𝐷0 𝐷1 ̅̅ ̅̅̅ 
𝐷2 .̅̅ ̅̅ ̅ 𝐷3.̅̅ ̅̅̅ 
 
0 1 1 0 
𝐷2 .̅̅ ̅̅ ̅ 𝐷3 
 
1 1 1 0 
 
D2. D3 
0 1 1 0 
D1 
𝑫𝟎̅̅ ̅̅ 𝑫𝟐̅̅ ̅̅ 𝑫𝟑 
 
𝐷2 𝐷3 ̅̅ ̅̅̅ 
0 1 1 0 
Saída b1: 
 
 𝐷0 .̅̅ ̅̅ ̅ 𝐷1.̅̅ ̅̅̅ 𝐷0 ̅̅ ̅̅̅ 𝐷1 𝐷0𝐷1 𝐷0 𝐷1 ̅̅ ̅̅̅ 
𝐷2 .̅̅ ̅̅ ̅ 𝐷3.̅̅ ̅̅̅ 
 
0 0 0 0 
𝐷2 .̅̅ ̅̅ ̅ 𝐷3 
 
1 0 0 0 
 
D2. D3 
1 0 0 0 
 
𝐷2 𝐷3 ̅̅ ̅̅̅ 
1 0 0 0 
 
 
 
 
b1 = 𝑫𝟎̅̅ ̅̅ 𝑫𝟏̅̅ ̅̅ 𝑫𝟑 + 𝑫𝟎̅̅ ̅̅ 𝑫𝟏̅̅ ̅̅ 𝑫𝟐 = 𝑫𝟎̅̅ ̅̅ 𝑫𝟏̅̅ ̅̅ ( 𝑫𝟐 + 𝑫𝟑 ) 
 
Circuito lógico: 
 
 
 
 
2. Você deseja apenas detectar a presença dos códigos binários 1010, 1011 e 
1100. Uma saída ativa em nível ALTO é necessária para indicar a presença desses 
códigos. Desenvolva uma lógica de decodificação mínima com uma única saída 
que identifique quando qualquer um desses códigos estiver nas entradas. 
Para qualquer outro código a saída tem que ser nível BAIXO. Implemente o circuito com 
o menor número de CIs, para isso verifique os CIs comerciais na Tabela 1 e indique quais 
você vai usar. 
 
 
 
𝑫𝟎̅̅ ̅̅ 𝑫𝟏̅̅ ̅̅ 𝑫𝟑 
𝑫𝟎̅̅ ̅̅ 𝑫𝟏̅̅ ̅̅ 𝑫𝟐 
 
Tabela 1 
 
RESPOSTA: 
Considerando as entradas DCBA, onde A é o bit menos significativo: 
 
Tabela Verdade: 
D C B A S 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 0 
0 0 1 1 0 
0 1 0 0 0 
0 1 0 1 0 
0 1 1 0 0 
0 1 1 1 0 
1 0 0 0 0 
1 0 0 1 0 
1 0 1 0 1 
1 0 1 1 1 
1 1 0 0 1 
1 1 0 1 0 
1 1 1 0 0 
1 1 1 1 0 
 
Mapa de Karnaugh: 
 𝐷.̅ 𝐶 ̅ 𝐷 ̅ 𝐶 𝐷𝐶 𝐷 𝐶 ̅ 
𝐵 .̅̅̅̅ 𝐴.̅ 
 
 1 
𝐵.̅ 𝐴 
 
 
 
B. A 
 1 
 
 𝐵. 𝐴 ̅ 
 1 
 
S = D 𝐶̅ B + DC�̅��̅� = D ( 𝐶̅ B + C�̅��̅�) 
D 𝐶̅ B 
DC�̅��̅� 
 
Usa 1 CI 7411, 1 CI 7400 e 1 CI 7402 
 
3. Um engenheiro necessita de um circuito eletrônico programável através do 
posicionamento de chaves e capaz de implementar expressões booleanas entre quatro 
sinais digitais (W, X, Y e Z). Ele montou o circuito apresentado na Figura 2, utilizando 
decodificadores 3 (três) entradas e 8 (oito) saídas, em que E3 apresenta o bit mais 
significativo da entrada. Sabe-se que o pino do enable, do CI decodificador utilizado, 
quando desabilitado, faz com que todas as saídas do decodificador (S0 até S7) 
permaneçam em nível lógico alto (‘1’). As chaves são independentes e apresentam duas 
posições de contato, conectadas à barra de +Vcc ou ao terminal do decodificador. Quais 
os números das chaves que deverão ser conectadas aos decodificadores para que a 
expressão booleana do sinal F seja �̅�𝑋𝑌 + 𝑊�̅� �̅� + 𝑊𝑋�̅�Z ? 
 
Figura 2 
RESPOSTA: 
O circuito da Figura 2 funciona assim: quando as chaves ligadas às saídas do decodificador 
estão abertas, elas estão no Vcc, e portanto a saída da porta NAND será 0. Para que a saída 
da porta NAND seja 1 é necessário fechar a chave quando uma das saídas do decodificador 
estiver em zero, ou seja, saída ativada. 
O enable habilita a decodificação, então pelo desenho ele é habilitado em nível baixo ( por 
causa da entrada inversora deste pino)Tabela verdade do decodificador e do circuito é : 
Tabela Verdade �̅�𝑋𝑌 + 𝑊�̅� �̅� + 𝑊𝑋�̅�Z 
 
 W X Y 
 Enable E3 E2 E1 S0 S1 S2 S3 S4 S5 S6 S7 F 
 
1 X X X X 1 1 1 1 1 1 1 0 
0 0 0 0 0 1 1 1 1 1 1 1 0 
0 0 0 1 1 0 1 1 1 1 1 1 0 
0 0 1 0 1 1 0 1 1 1 1 1 0 
0 0 1 1 1 1 1 0 1 1 1 1 1 
0 1 0 0 1 1 1 1 0 1 1 1 1 
0 1 0 1 1 1 1 1 1 0 1 1 1 
0 1 1 0 1 1 1 1 1 1 0 1 0 
0 1 1 1 1 1 1 1 1 1 1 0 0 
 
 
 E3 E2 E1 S0 S1 S2 S3 S4 S5 S6 S7 
0 0 0 0 0 1 1 1 1 1 1 1 0 
0 0 0 1 1 0 1 1 1 1 1 1 0 
0 0 1 0 1 1 0 1 1 1 1 1 0 
0 0 1 1 1 1 1 0 1 1 1 1 1 
0 1 0 0 1 1 1 1 0 1 1 1 0 
0 1 0 1 1 1 1 1 1 0 1 1 0 
0 1 1 0 1 1 1 1 1 1 0 1 1 
0 1 1 1 1 1 1 1 1 1 1 0 0 
 
 
Quando Z=0, o decodificador I está habilitado, pois sua entrada será ZERO na entrada enable 
do chip. Quando Z = 1 o decodificador II que está habilitado. 
Conclusão: 
Quando a entrada for �̅�𝑋𝑌, a entrada Z pode ser tanto 1 como 0, então os dois 
decodificadores podem ser ativados. As saídas S3 dos decodificadores I e II estarão em zero, 
portanto, as chaves 3 e 11 devem ser fechadas. 
Quando a entrada for 𝑊�̅� �̅�, a entrada Z = 0 ativa o decodificador I, então as saídas S4 e S5 
do decodificador I estará em zero, portanto, as chaves 12 e 13 devem ser fechadas. 
Quando a entrada for 𝑊𝑋�̅�Z , a entrada Z = 1 ativa o decodificador II, então a saída S6 do 
decodificador II estará em zero, portanto, a chaves 14 deve ser fechada. 
Portanto, para que a saída F = �̅�𝑋𝑌 + 𝑊�̅� �̅� + 𝑊𝑋�̅�Z , as chaves 3, 11, 12, 13 e 14 do 
circuito devem estar fechadas. 
 
4. Implemente um circuito lógico que funcione de acordo com a tabela verdade (tabela2), 
utilizando dois multiplex conforme a Figura 3, e portas lógicas básicas se necessário. 
D
ec
o
d
if
ic
ad
o
r 
I 
 
(Z
 =
 0
) 
D
ec
o
d
if
ic
ad
o
r 
II
 (
Z 
=1
) 
Tabela 2 
A B C S 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 1 
1 0 0 1 
1 0 1 0 
1 1 0 0 
1 1 1 1 
 Figura 3 
 
 
RESPOSTA: 
S = �̅� �̅� C + �̅� 𝐵 𝐶̅ + �̅� 𝐵 C + A�̅�𝐶̅ + ABC 
Tabela verdade do mux 4X1: 
enable S1 S0 Z 
1 X X 0 
0 0 0 I0 
0 0 1 I1 
0 1 0 I2 
0 1 1 I3 
 
C B A 
enable S1 S0 Z 
1 X X 0 
0 0 0 I0 
0 0 1 I1 
0 1 0 I2 
0 1 1 I3 
 
 
Os termos �̅� 𝐵 𝐶̅ e A�̅�𝐶̅ são obtidos através do MUX I, ou seja entrada enable = 
entrada C em zero (𝐶)̅̅ ̅ , �̅� 𝐵 acontece qdo S1 = 1 e S0 = 0 então a entrada I2 é 
conectada à saída do mux I, portanto I2 deve ser ligado ao Vcc. Da mesma forma A�̅� 
acontece qdo S1 = 0 e S0 = 1 então a entrada I1 é conectada à saída do mux I, portanto 
I1 deve ser ligado ao Vcc. Então, para gerar esses dois termos as entradas I1 e I2 do 
MUX I devem estar ligadsa no Vcc e as outras (I0 e I3) no terra. 
Os termos �̅� �̅� C �̅� 𝐵 C e ABC são obtidos através do MUX II, ou seja entrada 
enable = entrada C em 1. O termo �̅� �̅�é obtido quando S0 = 0 e S1 =0 , e nesse caso a 
entrada I0 é ligada à saida do MUX II, então liga-se I0 ao Vcc. 
O termo �̅� 𝐵 é obtido quando S0 = 0 e S1 =1, e nesse caso a entrada I2 é ligada à saida 
do MUX II, então liga-se I2 ao Vcc. 
O termo AB é obtido quando S0 = 1 e S1 =1, e nesse caso a entrada I3 é ligada à saida 
do MUX II, então liga-se I3 ao Vcc. 
Então, para gerar esses tres termos as entradas I0, I2 e I3 do MUX I devem estar 
ligadsa no Vcc e a I1 ao terra. 
A saída S é obtida passando as saídasde cada MUX por uma OR de 2 entradas. 
Circuito Final: 
 
 
 
 
 
 
5. Em um sistema de controle digital cujo objetivo seja compensar a dinâmica de 
determinado processo físico de natureza analógica, se fazem necessárias as interfaces 
de aquisição e de distribuição. A respeito dessas interfaces, julgue o item a seguir. 
A etapa de demultiplexação integra a interface de aquisição. 
Certo 
Errado 
 
6. Construa um demux 1x16 utilizando apenas blocos lógicos de demux 1x8. 
RESPOSTA: 
 
 
 
 
X 
 
7. Dado o circuito da figura 4 e a tabela verdade de sua operação, pode-se dizer que o 
circuito é um : 
a) decodificador ativo no nível alto. 
X b) decodificador ativo no nível baixo. 
c) multiplexador de 4:1. 
d) demultiplexador de 1:4. 
 e) Somador de 2 bits. 
 
 Figura 4 
 
8. Identifique a função lógica realizada pelo circuito da figura 5, que utiliza decodificador 
na sua implementação. 
̅ 
Figura 5 
RESPOSTA: Y = 𝐶̅𝐵 ̅�̅� + 𝐶̅𝐵�̅� + 𝐶𝐵 ̅�̅� 
 
9. Um computador com apenas uma porta Paralela tem de se comunicar com 4 impressoras 
diferentes ( I1, I2, I3 e I4), como mostra a Figura 6 . Para isso, dever ser empregado um 
circuito para fazer o chaveamento de qual impressora se deseja utilizar no momento. 
 O computador envia um endereço para selecionar a impressora a ser utilizada. 
Responda e apresente qual circuito que poderia ser utilizado para interfacear computador 
com impressoras. 
 
 
 
 
 
 
 
 
 
 
 Figura 6 
 
 
RESPOSTA: 
DEMUX de 1X4 
 
 
 
 
 
 
10. Sintetize a função S= C B �̅� + B A + 𝐶̅ B A utilizando MUX 
RESPOSTA: 
Tem-se três variáveis, portanto 3 entradas de endereços : 2 3 então MUX 8 : 1 
Serão 8 entradas no MUX ligadas em ‘1’ ou ‘0’ 
Deve-se expandir os termos da expressão para que todos tenham 3 variáveis. 
O termo A B deve ser expandido 
BA = (BA) C+ 𝐶̅ (BA) Inserindo na expressão de S fica: 
S= C B �̅� + C(BA) C+ 𝐶̅ (BA) + 𝐶̅ B A 
Os dois últimos termos são iguais , então apenas deve aparecer uma vez na expressão 
S = C B �̅� + C B A + + 𝐶̅ B A 
Sinais de seleção 
gerados pelo 
computador para 
selecionar cada 
impressora 
Sendo a entrada A a menos significativa: 
As entradas do MUX que devem ser ligadas ao nível alto são : I6 , I7 e I3 
e, as entradas que devem ser ligadas ao nível baixo são as restantes : I0, I1, I2, I4 e I5 
Circuito: